数字逻辑设计及应用-试题及答案.doc

PAGE

PAGE1

一、填空题(每空1分，共20分)

11358=5D16=1110011格雷码

2、FF16=25510=0010010101018421BCD=010110001000余3码

3、已知某数的反码是1010101，则该数的对应的原码是1101010，补码是1101011；

4、逻辑运算的三种基本运算是与或非；

图1-85、一个逻辑在正逻辑系统下，表达式为，则该逻辑在负逻辑系统下，表达式为AB；

图1-8

6、逻辑式A/(B+CD/)的反演式为A+B/(C/+D)；

7、已知,则（2,4,5,6,7）（2,4,5,6,7）；

8、请问图1-8逻辑为Y=(AB)/；

9、n选1的数据选择器的地址输入的位数为log2n(向上取整)位，多路输入端得个数为n个；

10、如果用一个JK触发器实现D触发器的功能，已知D触发器的输入信号为D，则该JK触发器的驱动为：J=D;K=D/；

11、如果用一个D触发器实现T触发器的功能，已知T触发器的输入信号为T，则该D触发器的驱动为：T⊕Q；

12、如果让一个JK触发器只实现翻转功能，则该触发器的驱动为：J=K=1；

13、利用移位寄存器实现顺序序列信号1001110的产生，则该移位寄存器中触发器的个数为：

大于或等于3个；

二、选择题（每题1分，共10分）

1、以下有关原码、反码和补码的描述正确的是：

①.二进制补码就是原码除符号位外取反加1；

②.补码即是就是反码的基础上再加1；

③.负数的原码、反码和补码相同；

④.正数的原码、反码和补码相同；

2、下列逻辑表达式中，与不等的逻辑是：

①.

②.

③．

④．

3、已知门电路的电平参数如下：请问其低电平的噪声容限为：

①.0.05V②.0.2V

③.2.95V④.2.7V

4、下列逻辑中，与相同的逻辑是：

①.②.

③.④.

5、有如下所示波形图，已知ABC为输入变量，Y为输出变量，我们可以得到该逻辑的函数式为：

①.②.

图2-5③.④.

图2-5

6、在同步状态下，下面哪种时序逻辑器件的状态更新仅仅发生在时钟触发沿来临的瞬间，并且状态更新的依据也仅仅取决于当时的输入情况：

①.锁存器

②.电平触发的触发器

③.脉冲触发的触发器

④.边沿触发的触发器器

7、或非门所构成的SR触发器的输入为S和R，则其工作时的约束条件为：

①.②.

③.④.

8、要实现有效状态数为8的扭环计数器，则所需移位寄存器中的触发器个数为：

①.8②.4③.3④.2

9、下面的电路，属于组合逻辑的电路是：

①.串行数据检测器

②.多路数据选择器

③.顺序信号发生器

④.脉冲序列发生器

10、下面哪些器件不能够实现串行序列发生器

①.计数器和组合门电路

②.数据选择器和组合门电路

③.移位寄存器和组合门电路

④.触发器和组合门电路

三、判断题（每题1分，共10分）

1、如果逻辑AB=AC，则B=C；（Х）

2、如果逻辑A+B=A+C，则B=C；（Х）

3、如果逻辑AB+AC=1，则A=1；（√）

4、如果逻辑AB+AC=0，则A=0；（Х）

5、若干个逻辑信号进行异或操作，如果这些信号中逻辑“1”的个数为奇数，则输出结果为1；（√）

6、A⊕1=A/；（√）

7、A+A+A=A·A·A；（√）

8、对于CMOS集成门电路而言，与门的结构比与非门的结构更为简单一些；（Х）

9、TTL逻辑比CMOS逻辑的运行功耗更低，所以更利于集成；（Х）

10、影响CMOS集成门电路的运行速度主要是传输延迟和转换时间；（√）

四、卡诺图化简（8分）

将逻辑F（A,B,C,D）=Sm(0,1,3,4,6,7,14,15)+d(8,9,10,11,12,13)化成最简或与函数式；

F=C/D/+