- 1、本文档共6页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
3.7直接数字频率合成器
3.7.1实验目的
(1)通过实验进一步加深理解DDS的基本工作原理。
(2)通过实验熟悉其编程原理。
3.7.2实验原理及电路
3.7.2.1DDS简介
直接数字频率合成(DirectDigitalSynthesizer)简称DDS,是继直接频率合成和间接
频率合成之后发展起来的第三代频率合成技术。由于它具有相对带宽很宽、频率转换时间
很短、频率分辨率很高、便于集成以及频率、相位和幅度均可控制等优点,被广泛应用于
雷达、电子对抗等军事通信系统和移动通信中,特别是在短波调频通信中,信号在较宽的
频带上不断变化,并且要求在很小的频率间隔内快速地变换频率和相位。
本实验系统采用的AD7008是AD公司生产的CMOS型的DDS芯片,该芯片功能齐全,
性价比高,容易开发,实现的成品性能较好。其相位累加器为32位,频率分辨率可达0.012Hz。
频率转换速度和频率间隔、分辨率不相干,频率转换的速率仅受限于器件响应速度的快慢,
通常为几十纳秒。由于实现了高度数字化、集成化,输出频率的稳定度达到晶振频率稳定
度的数量级。适用于频率调制、相位调制、正交调幅调制和驱动倍频锁相环构成分辨率高、
转换速度快的频率合成器等场合。DDS的实际输出最高频率约为时钟频率的l/3,输出频率
越高,噪声功率越高。通常在时钟频率f=50MHz,输出频率f=5.1MHz的情况下,其最
co
大谐波频率为15.3MHz,幅度低于51.8dB,一般可通过低通滤波器滤除。
3.7.2.2DDS原理
AD7008能实现全数字编程控制的频率合成,由以下几个部分组成:相位累加器、正弦
函数表、D/A转换器、8个寄存器和相关控制逻辑,如图3.8所示。
可编成DDS系统的核心是相位累加器,它由一个加法器和一个N位相位寄存器组成,
N一般为24-32位。每来一个外部参考时钟,相位寄存器便以步长M增加。相位寄存器的
输出与相位控制字相加后可输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的
数字幅度信息,每一个地址对应正强波中0°-360°范围的一个相位点。查询表把输入地址的
相位信息映射成正弦波幅度信号,然后驱动一个10位DAC以输出模拟量。
图3.8AD7008芯片内部结构图
N
相位寄存器每过2/M个外部参考时钟后完成一个累加循环,以相位为地址的正弦查询
表正好查询并输出完一个周期,从而使整个DDS系统输出一个周期正弦波。输出的正弦波
NN
周期T=T·2/M,频率fout=Mf/2,T、f分别为外部参考时钟的周期和频率。
occcc
AD7008采用32位的相位累加器,将相位累加结果截断成14位(高端14位)输入到
正弦查询表,查询表的输出再被截断成10位后输入到DAC,DAC再输出两个互补的电流。
DAC满量程输出电流通过一个外接电阻RSET调节,调节关系为ISET=32(1.148/RSET),
RSET的典型值为390Ω。
3.7.2.3接口与控制
单片机与AD7008的接口既可采用并行方式,也可采用串行方式。采用并行方式时,
数据或命令通过D0-D7数据总线在WR、CS的控制下,首先写入AD7008的并行寄存器中,
并行寄存器为32位,所以分4次写入,高字节在前依次写入。采用串行方式时数据通过
SDATA脚在时钟SCLK的控制下逐位移入32位串行移位寄存器(高位在前)。数据或命令
写完以后,在LOAD和TCO-TC3的控制下,按表3.3所示将并行寄存器或串行寄存器中
的数据转载到功能寄存器。
表3.3AD7008外部控制逻辑
TC3TC2TC1TC0LOAD源寄存器目的寄
文档评论(0)