数字集成电路考试重点.pdfVIP

学而不知道，与不学同；知而不能行，与不知同。——黄睎

集成电路设计考点

1.填空题

1.NML与NMH的概念，热电势，D触发器，D锁存器，

施密特触发器。

低电平噪声容限：VIL-VOL

高电平噪声容限：VOH-VIH

这一容限值应该大于零

热电势：两种不同的金属相互接触时，其接触端与非接触端

的温度若不相等，则在两种金属之间产生电位差称为热电

势。

2.MOS晶体管动态响应与什么有关？（本征电容P77）

MOS晶体管的动态响应值取决于它充放电这个期间的本征

寄生电容与由互连线及负载引起的额外电容所需要的时间。

本征电容的来源：基本的MOS结构、沟道电荷以及漏与源

反向偏置PN结的耗尽区。

3.设计技术（其他考点与这种知识点类似）P147

怎样减小一个门的传播延时：

减小CL：负载电容主要由以下三个主要部分组成：门本身

的内部扩散电容、互连线电容与扇出电容。

增加晶体管的宽长比

提高VDD

4.有比逻辑与无比逻辑。

第1页

学而不知道，与不学同；知而不能行，与不知同。——黄睎

有比逻辑：有比逻辑试图减少实现有一个给定逻辑功能所需

要的晶体管数目，但它经常以降低稳定性与付出额外功耗为

代价。

这样的门不是采用有源的下拉与上拉网络的组合，而是由一

个实现逻辑功能的NMOS下拉网络与一个简单的负载器件

组成。

无比逻辑：逻辑电平与器件的相对尺寸无关的门叫做无比逻

辑。

有比逻辑：逻辑电平是由组成逻辑的晶体管的相对尺寸决定

的。

5.时序电路的特点：记忆功能的原理：

（a）基本反馈；（b）电容存储电荷。

6.信号完整性。（电荷分享，泄露）

信号完整性问题：

电荷泄露

电荷分享

电容耦合

时钟馈通

7.存储器与存储的分类

按存储方式分

随机存储器：任何存储单元的内容都能被随机存取，且

存取时间与存储单元的物理位置无关。

第2页

学而不知道，与不学同；知而不能行，与不知同。——黄睎

顺序存储器：只能按某种顺序来存取，存取时间与存储

单元的物理位置有关。

按存储器的读写功能分

只读存储器(ROM)：存储的内容是固定不变的，只能读

出而不能写入的半导体存储器。

随机读写存储器(RAM)：既能读出又能写入的半导体存储

器。

按信息的可保存性分

非永久记忆的存储器：断电后信息即消失的存储器。

永久记忆性存储器：断电后仍能保存信息的存储器。

按存储器用途分

根据存储器在计算