数字电路与逻辑设计（第四版）课件 第3章 常用组合逻辑电路及 MSI组合电路模块的应用.pptx

第3章常用组合逻辑电路及MSI组合电路模块的应用;

3.1编码器和译码器;

1.二进制普通编码器

用n位二进制代码对2n个相互排斥的信号进行编码的

电路，称为二进制普通编码器。

3位二进制普通编码器的功能是对8个相互排斥的输入信号进行编码，它有8个输入、3个输出，因此也称为8线-3线二进制普通编码器。图3-1是8线-3线二进制普通编码器的框图，表3-1是它的真值表。表中只列出了输入I0~I7可能出现的组合，其他组合都是不可能发生的，也就是约束。;

;

;

约束可以表示为

由表3-1所示的真值表可以写出如下逻辑表达式：;?;

;

2.二进制优先编码器

用n位二进制代码对2n个允许同时出现的信号进行编

码，这些信号具有不同的优先级，多于一个信号同时出现时，只对其中优先级最高的信号进行编码，这样的编码器称为二进制优先编码器。3位二进制优先编码器的框图如图3

3所示，表3-2是它的真值表。在真值表中，给I0~I7假定了不同的优先级，I7的优先级最高，I6次之，I0的优先级最低。真值表中的“×”表示该输入信号取值无论是0还是1都无所谓，不影响电路的输出。;

;

;?;

图3-4是用与非门实现的3位二进制优先编码器的逻辑电路图。;

3.8421BCD普通编码器

用4位8421二进制代码对0~9共10个相互排斥的十进制数进行编码的电路称为8421BCD普通编码器。它有10个输入、4个输出。图3-5是8421BCD普通编码器的框图，表3-3是它的真值表。表3-3中只列出了输入I0~I9可能出现的组合，其他组合都是不可能发生的，也就是约束，约束可以表示为;

;

;

由表3-3-可以写出如下逻辑表达式：;?;

;

4.8421BCD优先编码器

用4位8421二进制代码对0~9这10个允许同时出现的十进制数按一定优先顺序进行编码，当有一个以上信号同时出现时，只对其中优先级别最高的一个进行编码，这样的电路称为8421BCD优先编码器。8421BCD优先编码器的框图如图3-7所示，表3-4是它的真值表。在真值表中，给I0~I9假定了不同的优先级，I9的优先级最高，I8次之，I0的优先级最低。真值表中的“×”表示该输入信号取值无论是0还是1都无所谓，不影响电路的输出。;

;

;?;

图3-8是用与非门实现的8421BCD优先编码器的逻辑电路图。;?;

;

;

;

3.1.2译码器

译码是编码的逆过程，是将二进制代码所表示的相应信号或对象“翻译”出来。

1.二进制译码器

具有n个输入，2n个输出，能将输入的所有二进制代码全部翻译出来的译码器称为二进制译码器。

图3-11是3位二进制译码器的框图。它有3个输入、8个输出，因此也称为3线-8线译码器。二进制译码器假定输入的任何组合都可能出现，且每一个输出对应一个输入组合。表3-6所示为一个3位二进制译码器的真值表。;

;

;

由表3-6可以写出如下逻辑表达式：

图3-12是3位二进制译码器的逻辑电路图。;

;

2.二—十进制译码器

将10个表示十进制数0~9的二进制代码翻译成相应的输出信号的电路称为二—十进制译码器。

图3-13-是二—十进制译码器的框图，它有4个输入、10个输出，因此也称为4线-10线译码器。假定1010~1111共6个输入组合不会出现，每一个输出对应一个可能出现的输入组合，则二—十进制译码器的真值表如表3-7所示。;

;

;

利用约束项，通过化简，得到如下表达式：

图3-14为二—十进制译码器的逻辑电路图。;

;

3.显示译码器

BCD七段显示译码器如图3-15所示。该显示译码器有4个输入，7个输出。输入为0~9这10个数字的BCD码；输出用来驱动7段发光二极管(LED)，使它发光从而显示出相应的数字。假定驱动信号为0时，发光二极管发光，也就是说，如要a段发光，需要Ya为0。;

;

根据显示器件的驱动特性，可以列出如表3-8所示的真值表，表中假定1010~1111共6个输入组合不会出现。;

利用约束项，通过化简，得到如下表达式：

图3-16为BCD七段显示译码器的逻辑电路图。;

;?;

;

;?;

5.用MSI译码器实现组合逻辑函数

我们知道，任一组合逻辑函数均可以写成最小项之和的形式(标准与或表达式)，也可以写成最大项之积的形式(标准或与表达式)，而二进制译码器的输出提供了其输入变量所有不同的最小项(或最小项的反——最大项)，因此，可以利用译码器来实现组合逻辑函数。

用普通二进制译码器实现组合逻辑函数的一般步骤如