实验一、8位加法器的设计.pdfVIP

长风破浪会有时，直挂云帆济沧海。——李白

EDA技术实验报告

题目实验一、8位加法器的设计

学生姓名学号

所在学院物理与电信工程学院

专业班级物理101班

长风破浪会有时，直挂云帆济沧海。——李白

一、实验原理

基本原理：调用库（USEIEEE.STD_LOGIC_ARITH.ALL）直接进行

算术运算，以实现加法器功能，从而不用去编写全加器，即程序尽量简单

化。并用函数CONV_INTEGER(D)把输入的8位二进制数转换成整形数，

再相加以十进制数在数码管上显示出来。加法信号由（ST）控制，ST接

一个正脉冲信号，当来一个下降沿时，就读进第一个8位二进制数，再来

一个下降沿时就执行加法功能，前后两个8位二进制数相加。进程process

（p）就是把三位十进制数的百位、十位、各位分别取出来，再转换成4

位逻辑位矢量。

一个简单加法器，能够实现加法运算并显示结果，在按键控制下，

由开关变量以二进制(不超过8位)的形式送入加数和被加数，但必须以十

进制的形式显示，按下加法按键后，以十进制方式显示结果。

根据要求首先加法器中必须有二进制（8位）转换成十进制电路，

其次加法器中需要用开关变量来控制加数和被加数的输入，再次输入的二

进制加数和被加数必须经过转换成十进制后显示，最后加法完成结果以十

进制显示。其二进制（8位）全为1时转换成十进制表示为255，先设三

位分别表示十进制数的百位、十位和个位。将二进制数分别减去100的二

进制数，循环直至二进制数小于100，百位循环一次加一，根据同样的道

理得出十位和个位。

加数和被加数的输入和显示，利用高低电平控制显示器，当电平为高

电平时显示加数和被加数的和，利用选择器来分别选择输出显示，当低电

平时分别显示输入的二进制加数和被加数。

加法器是数字系统中的基本逻辑器件，减法器和硬件乘法器都可由加

法器来构成。多位加法器的构成有两种方式：并行进位和串行进位。并行

进位加法器设有进位产生逻辑，运算速度较快；串行进位方式是将全加器

级联构成多位加法器。并行进位加法器通常比串行级联加法器占用更多的

资源。随着位数的增加，相同位数的并行加法器与串行加法器的资源占用

1

长风破浪会有时，直挂云帆济沧海。——李白

差距也越来越大。因此，在工程中使用加法器时，要在速度和容量之间寻

找平衡点。

程序总体设计框图如图2.1所示：

数字显示电路

动态扫描显示电路

8位二进制加

法器

输入

图2.1程序总体设计框图

2

长风破浪会有时，直挂云帆济沧海。——李白

二、单元电路设计