《ARM Cortex-A9多核嵌入式系统开发教程》课件第二章.pptxVIP

ARM微处理器体系结构ARM简介Cortex-A9内部功能及特点Cortex-A9架构的处理器状态Cortex-A9内核的工作模式Cortex-A9架构的内核寄存器ARM的异常中断Cortex-A9的存储系统2

第2章ARM微处理器体系结构2.1ARM简介ARM公司是一家知识产权供应商，它与一般的半导体公司最大的不同就是不制造芯片且不向终端用户出售芯片，而是通过转让设计方案，由合作伙伴生产出各具特色的芯片。目前，100多家公司与ARM公司签订了技术使用许可协议，其中包括Intel、IBM、LG、NEC、SONY、NXP、NS、Samsung、Freescale、Atmel等这样的大公司。

第2章ARM微处理器体系结构2.1.1RISC结构RISC即精简指令集计算机，它的指令格式和长度通常是固定的(如ARM是32位的指令)，且指令和寻址方式少而简单，大多数指令在一个周期内就可以执行完毕。RISC的设计重点在于降低处理器中指令执行部件的硬件复杂度，这是因为软件比硬件更容易提供更大的灵活性和更高的智能化。与RISC架构对应的是CISC（复杂指令集计算机）架构。特点是通过存放在只读存储器中的微码(Microcode)来控制整个处理器的运行。在CISC架构下，一条指令往往可以完成一串运算动作，但却需要多个时钟周期来执行。

第2章ARM微处理器体系结构RISC和CISC在构架上的不同：RISC构架的指令格式和长度通常是固定的；CISC构架下的指令长度通常是可变的；RISC在结构设计上是一个载入/存储的构架，只有载入和存储指令可以访问存储器，数据处理指令只对寄存器的内容进行操作。为了加速程序的运算，RISC会设定多组寄存器，并且指定特殊用途的寄存器。CISC架构则允许数据处理指令对存储器进行操作，对寄存器的要求相对不高。

第2章ARM微处理器体系结构2.1.2ARM体系架构的发展ARMv4ARMv4EARMv5TEARMv5TEJARMv6ARMv7ARMv8图2.1ARM体系发展过程

第2章ARM微处理器体系结构ARMv4:只支持32位的指令集，支持32位的地址空间。ARMv4E:在ARMv4基础上增加了16位的Thumb指令集，代码更紧凑。ARMv5TE：改进了Thumb指令集：增加了一些“增强型DSP指令”，用于增强处理器对一些典型的DSP算法的处理性能。ARMv5TEJ：增加了Jazelle技术，用于提供Java加速功能。ARMv6：在存储系统、异常处理以及对多媒体功能的支持等多方面都有改进。?ARMv7：使用Thumb-2技术，还使用了NEON技术。ARMv8：ARM公司的首款支持64位指令集的处理器架构。

第2章ARM微处理器体系结构2.1.2ARM处理器系列ARM7ARM9ARM9EARM10通用处理器属低端ARM处理器核，没有内存管理单元(MMU)。增加了MMU和CACHE，执行效率进一步得到提升。在单一的处理器内核上提供了微控制器、DSP、Java应用系统的解决方案。使用新的体系结构，具有更加杰出的高性能、低功耗两个特点。

第2章ARM微处理器体系结构ARM11Cortex?SecurCoreOptimoDEDataEnginesARMv6架构的第一代实现。基于v7A的Cortex-A系列，面向尖端的基于虚拟内存的操作系统和用户应用。SecurCore系列微处理器专为安全需要而设计，提供了完善的32位RISC技术的安全解决方案。针对高性能的嵌入式信号处理应用而设计。基于v7R的Cortex-R系列，针对实时系统。基于v7M的Cortex-M系列，针对微控制器。

第2章ARM微处理器体系结构2.2Cortex-A9内部功能及特点2.2.1功能特点图2.2Cortex-A9处理器的体系结构

第2章ARM微处理器体系结构010204030506Thumb-2技术?NEON媒体处理引擎技术浮点运算单元优化了一级缓存的性能和功耗二级缓存控制器采用高效超标量流水线07SCU技术08多核TrustZone技术

第2章ARM微处理器体系结构2.2.2Cortex-A9的流水线传统的单片机(如8051)中，处理器只有完成一条指令的读取和执行后，才会开始下一条指令的处理，所以PC(程序计数器)总是指向正在执行的指令。而在ARM体系架构中则引入了流水线的概念。流水线是ARM体系架构提高执行效率的一种有效策略。

第2章ARM微处理器体系结构图2.3三级流水线结构的指令执行顺序(1)在第1个周期，PC指向指令1，此时指令1进入三级流水线的取指阶段。(2)在第2个周