- 1、本文档共4页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
去留无意,闲看庭前花开花落;宠辱不惊,漫随天外云卷云舒。——《幽窗小记》
实验2含异步清零和同步时钟使能的加法计数器设计
(1)实验目的:
学习计数器的设计、仿真和硬件测试,进一步熟悉VHDL设计技术。
(2)实验原理:
实验程序为例4-22;实验原理参考4.4节(计数器设计),设计流程参考第5章。
【例4-22】设计一个带有异步复位和同步时钟使能的十进制加法计数器。
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYCNT10IS
PORT(CLK,RST,EN:INSTD_LOGIC;
CQ:OUTSTD_LOGIC_VECTOR(3DOWNTO0);
COUT:0UTSTD_LOGIC);
ENDENTITYCNT10;
ARCHITECTUREbehavOFCNT10IS
BEGIN
PROCESS(CLK,RST,EN)
VARIABLECQI:STD_LOGIC_VECTOR(3DOWNTO0);
BEGIN
IFRST=‘1’THENCQI:=(OTHERS=‘0’);--计数器异步复位
ELSIFCLK’EVENTANDCLK=‘1’THEN--检测时钟上升沿
IFEN=‘1’THEN--检测是否允许计数(同步他能)
IFCQI9THENCQI:=CQI+1;--允许计数,检测是否小于9
ELSECQI:=(OTHERS=‘0’);--大于9,计数值清零
ENDIF;
ENDIF;
ENDIF;
IFCQI=9THENCOUT=‘1’;--计数大于9,输出进位信号
ELSECOUT=‘0’;
ENDIF;
CQ=CQI;--将计数值向端口输出
ENDPROCESS;
ENDARCHITECTUREbehav;
1
去留无意,闲看庭前花开花落;宠辱不惊,漫随天外云卷云舒。——《幽窗小记》
(3)实验内容1:
在QuartusII上对例4-22进行编辑、编译、综合、适配、仿真。说明例中各语句的作
用。详细描述示例的功能特点,给出其所有信号的时序仿真波形。
提示1:目标器件选择MAX7000S系列的EPM7128SLC84-15。
(4)实验内容2:
引脚锁定以及硬件下载测试(参考5.2节)。引脚锁定后进行编译、下载和硬件测试实验。
将实验过程和实验结果写进实验报告。
提示2:引脚锁定除了参考第5章第2节内容外,具体引脚编号选定应参考“实验附注
资料附注3:万能接插口与结构图信号/与芯片引脚对照表”的“EPM7128S-PL84”栏目。
提示3:选实验电路模式5,参考“实验附注资料
文档评论(0)