- 1、本文档共18页,可阅读全部内容。
- 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
人人好公,则天下太平;人人营私,则天下大乱。——刘鹗
.
分析设计计算:
1.CPU结构如图1所示,其中有一个累加寄存器AC,一个状态条件寄存器,各
部分之间的连线表示数据通路,箭头表示信息传送方向。
(1)标明图中四个寄存器的名称。
(2)简述指令从主存取到控制器的数据通路。
(3)简述数据在运算器和主存之间进行存/取访问的数据通路。
图1
解:
(1)a为数据缓冲寄存器DR,b为指令寄存器IR,c为主存地址寄存器,
d为程序计数器PC。
(2)主存M→缓冲寄存器DR→指令寄存器IR→操作控制器。
(3)存贮器读:M→缓冲寄存器DR→ALU→AC
存贮器写:AC→缓冲寄存器DR→M
.
人人好公,则天下太平;人人营私,则天下大乱。——刘鹗
.
2.某机器中,配有一个ROM芯片,地址空间0000H—3FFFH。现在再用几个
16K8的芯片构成一个32K8的RAM区域,使其地址空间为8000H—
××
FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15——
A15
A0,数据总线为D7——D0,控制信号为R//W,MREQ(存储器请求),当且仅当MREQ
D7
和R//W同时有效时,CPU才能对有存储器进行读(或写)。
(1)满足已知条件的存储器,画出地址码方案。
(2)画出此CPU与上述ROM芯片和RAM芯片的连接图。
解:存储器地址空间分布如图1所示,分三组,每组16K××8位。
16K
由此可得存储器方案要点如下:
(1)用两片16K*8RAM芯片位进行串联连接,构成32K*8的RAM区
——AA,片选地址为:A——AA;
域。片内地址:A————
0131415
(2)译码使用2:4译码器;
(3)用/MREQ作为2:4译码器使能控制端,该信号低电平(有效)
时,译码器工作。
(4)CPU的R//W信号与RAM的/WE端连接,当R//W=1时存储
器执行读操作,当R//W=0时,存储器执行写操作。如图1
0000ROM
3FFF16K*8
文档评论(0)