数字逻辑实验报告---9进制计数器.pdfVIP

乐民之乐者，民亦乐其乐；忧民之忧者，民亦忧其忧。——《孟子》

《数字逻辑》实验报告

第二次实验：同步时序逻辑电路设计

实验（计数器）

实验报告：同步时序逻辑电路设计实验（计数器）

实验目的：掌握一般同步时序逻辑集成电路的使用

设计内容：用常用同步时序逻辑集成电路实现以下逻辑功

能：九进制计数器

设备：EP3c80SOPC实验系统

器件：同步四位二进制计数器：74LS161、163

VCOQQQQCTLDQQQQ

CC0123T0123

161514211113109

CT

T

CO

74LS161CTP74LS161

LD

CP

12345678

CRCPDDDDCTGNDCRDDDD

0123P0123

(a)引脚排列图(b)逻辑功能示意图

乐民之乐者，民亦乐其乐；忧民之忧者，民亦忧其忧。——《孟子》

①CR=0时异步清零。

②CR=1、LD=0时同步置数。

③CR=LD=1且CPT=CPP=1时，按4位自然二进制码进行同步

计数。

④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。

161的引脚排列和163相同，不同之处是

163采用同步清零方式。

实验原理：

①此器件为4位二进制加法计数器，模为16，时钟上沿触发。

②同步清除，清除输入端的低电平将在下一个时钟脉冲之前，把

四个触发器的输出置为低电位，而不管使能输入P、T为何电平。

③预置受时钟控制，为同步预置。当LD=0，在时钟脉冲作用下

计数器可并行预置4位二进制数。

④当LD=1，两个计数使能输入P、T同时为高电平，在时钟脉

冲作用下，计数器进行正常计数。

⑤计数器具有超前进为输出端，无需另加电路，即可级联成n*4

位同步计数器。

注：（1）由于我们要74LS163来实现的是九进制计数器，所以

乐民之乐者，民亦乐其乐；忧民之忧者，民亦忧其忧。——《孟子》

要取Q3（Q3为计数器的最高位）接在CR，这样的目的在于：

当出现1000时让它清0，重新计数，从而实现九进制计数器的

目的。