数模混合IC设计流程.pdfVIP

臣心一片磁针石，不指南方不肯休。——文天祥

数模混合IC设计流程

1.数模混合IC设计

近十年来，随着深亚微米及纳米技术的发展，促使芯片设计与制造由分离IC、ASIC

向SoC转变，现在SoC芯片也由数字SoC全面转向混合SoC，成为真正意义上的系统级

芯片。如今人们可以在一块芯片上集成数亿只晶体管和多种类型的电路结构。此时芯片的制

造工艺已经超越了传统制造理论的界限，对电路的物理实现具有不可忽略的影响。因此，片

上系统所依赖的半导体物理实现方式，面临着多样化和复杂化的趋势，设计周期也越来越长。

目前越来越多的设计正向混合信号发展。最近，IBSCorp做过的一个研究预测，到2006

年，所有的集成电路设计中，有73%将为混合信号设计。目前混合信号技术正是EDA业内

最为热门的话题。设计师在最近才开始注意到混合信号设计并严肃对待，在他们意识到这一

领域成为热点之前，EDA公司已经先行多年。EDA业内领头的三大供应商MentorGraphics、

Synopsys和Cadence在几年前即开始合并或研发模拟和混合信号工具和技术。其中Mentor

Graphics是第一个意识到这一点，并投入力量发展混合信号技术的EDA供应商。

我们先分析数模混合IC设计的

流程，简单概括如图：

首先要对整个IC芯片进行理论

上的设计。对于模拟部分，可以直接

在原理图的输入工具中进行线路设

计；而对于数字部分，主要通过各种

硬件描述语言来进行设计，比如通用

的VHDL及Verilog，数字部分的设

计也可以直接输入到原理图工具中。

当完成原理图的设计时，必须对设计

及时的进行验证。如果原理设计没有

问题，就说明设计是可行的，但这还

停留在理论的阶段，接下来必须将它

转换为实际的产品。这时需要用版图

工具将电路设计实现出来，对于模拟

电路部分，可以使用定制版图工具；

对于数字电路部分，也可以采用PR

（自动布局布线）工具实现。在完成

整个电路各个模块的版图后，再将它

们拼装成最终的版图。这时的版图并

不能最终代表前面所验证过的设计，

必须对它进行验证。首先版图要符合

流片工艺的要求，这时要对版图做DRC(DesignRuleCheck)检查；而版图的逻辑关系是不

是代表原理图中所设计的，同样要进行LVS(LayoutVersusSchematic)检查；最后，由于

在实现版图的过程中引入了许多寄生效应，这些寄生的电阻电容有可能对我们的设计产生致

臣心一片磁针石，不指南方不肯休。——文天祥

命的影响，而这些是在前面的设计中所没有考虑或考虑不准确的，所以必须把这些效应找出

来，这时需要进行寄生参数的抽取PEX(ParasiticEXtract)。最后，将所得到的寄生参数反

标到前面的设计中去，重新进行仿真。如果设计满足所有的参数要求，则设计完成；反之，

必须重新调整设计，直至满足最终的要求。最后就可以tapeout，进行流片。

对于上面所提到的设计流程，有几点值得关注。首先，在进行原理图设计时，原理图

的输入工具不仅能够满足纯模拟或简单的数字电路设计，还必须能够满足硬件描述语言输入

（除了常用的VHDL和Verilog外，AMS、C及系统描述语言也是非常重要的），这对于数

字电路及系统级设计的工程师来说尤为重要。在仿真阶段，无论是前仿真还是后仿