四位超前进位加法器.pdf

1.课程设计名称

四位超前进位加法器

2.课程设计内容

设计一个四位加法器，要求要有超前进位，减小输出的延迟，采用0.13um

工艺设计。

3.课程设计目的

训练学生综合运用学过的数字集成电路的基本知识，独立设计相对复杂的数字

集成电路的能力。

4.课程设计要求

4.1、按设计指导书中要求的格式书写，所有的内容一律打印；

4.2、报告内容包括设计过程、仿真的HSPICE网表，软件仿真的结果及分析、延时的

手工计算；

4.3、要有整体电路原理图，仿真的波形图；

4.4、软件仿真必须要有必要的说明；要给出各个输入信号的具体波形和输出信号的测

试结果。

4.5、写出对应的HSPICE设计网表，网表仿真结果符合设计要求。把仿真图形附在报

告上。

4.6、设输入端的电容为C，输出端的负载电容为5000C，从输入到输出任意找一通

invinv

路，优化通路延时，手工计算确定通路中每个门对应的晶体管的尺寸。每组三个同学选择不

能为同一通路。此部分的计算参数可采用书中第六章的参数。

4.7、各种器件的具体结构可参考阎石的《数字电子技术基础》一书。不允许有完全一

样的报告，对于报告完全相同者，记为不及格。

5.使用软件

软件为HSPICE和COSMOS-SCOPE。

6.课程设计原理

由全加器的真值表可得S和C的逻辑表达式：

ii

1

定义两个中间变量G和P：

ii

当A＝B＝1时，G＝1，由C的表达式可得C＝1，即产生进位，所以G

iiiiii

称为产生量变。若P＝1，则A·B＝0，C＝C，即P＝1时，低位的进位能传

iiiii-1i

送到高位的进位输出端，故P称为传输变量，这两个变量都与进位信号无关。

i

将G和P代入S和C得：

iiii

进而可得各位进位信号的逻辑表达如下：

根据逻辑表达式做出电路图（如图）：

2

逻辑功能图中有2输入异或门，2输入与门，3输入与门，4输入与门，2

输入或门，3输入或门，4输入或门，其转化成CMOS晶体管图如下：

3

7.课程设计网表

*xor2

.subcktxor2abcdf

mxorpa1avddvddpmosl2w8

mxorpbfd1vddpmosl2w8

mxorpc2bvddvddpmosl2w8

mxorpdfc2vddpmosl2w8

mxornafa30nmosl2w4

mxornb3b00nmosl2w4

mxorncfc40nmosl2w4

mxornd4d00nmosl2w4

.endsxor2

*and2

.subcktand2abf

mandpafavddvddpmosl2w4

mandpbfbvddvddpmosl2w4

4

mandnafa10nmosl2w4

mandnb1b00nmosl2w4

.endsand2

*and3

.subcktand3abcf

m