几种电子电路的测试技术探讨.pdf

几种电子电路的测试技术探讨

[摘要]数字电路安装之前对所选用的数字集成电路器件进行逻辑功能测

试，避免因器件功能不正常而增加调试的困难。本文分析探讨了几种电子电路的

测试技术，供参考。

[关键词]数字电路，集成电路，测试

数字电路安装之前，对所选用的数字集成电路器件进行逻辑功能测试，避免

因器件功能不正常而增加调试的困难。检测器件功能的方法有多种多样，常用的

方法为：①仪器测试法，即应用数字集成电路测试仪进行测试；②替代法，将被

测器件替代正常工作数字电路中的相同器件，检测被测器件功能是否正常；③功

能实验检查法，用实验电路进行逻辑功能测试。

一、集成门电路的测试

集成门电路静态测试，一般采用模拟开关输入模拟高、低电平，用发光二极

管显示方式或万用表、逻辑测试笔测试输出的高、低电平，看其是否满足门电路

的真值表。动态测试时，各输入端接人规定的脉冲信号，用双踪示波器直接观察

输入、输出波形，并画出这些脉冲信号时序关系图，看输入输出是否符合规定的

逻辑关系。

1．CMOS门电路的测试

以CC4012为例进行分析。CC4012是双四输入与非门，两个四输入端的与

非门制造在同一器件内。14脚接电源VDD，7脚接地。2、3、4、5为一个与非

门的输入端，1为输出端；9、10、11、12为另一与非门输入端，13为输出端。

测试时，测试电路应正确连接，以免损坏器件或引起逻辑关系混乱，测试结果不

正确。CMOS与门和与非门的多余的输入端不允许悬空，应接+VDD，电源电压

不能接反，输出端不允许直接连接+VDD或地，除三态门外不允许两个输出端并

联使用。测试时应先加电源电压+VDD，后加输入信号。关机时应先切断输入信

号，后断开电源+VDD。若用测试仪器测试，所有测试仪器外壳必须良好接地，

若需焊接时，应切断电源电压+VDD，电烙铁外壳必须良好接地，必要时拔下烙

铁，利用余热进行焊接。

测试时，将四个模拟开关接四输入端，按不同的组合模拟输入“0、”“1电”

平。输出端接发光二极管，它的阳极通过电阻接+VDD，阴极接输出端。输出为

“1”时，发光二极管不亮，输出为“0”时，发光二极管亮。若测试结果与其逻辑功

能相符，说明被测器件正常。CMOS或门、或非门使用时，除多余输入端应接地

(低电平)外，其余同与非门相同。

2．TTL门电路测试

测试方法与CMOS门电路基本相同，在实际应用中，TTL器件的高速切换，

将产生电流跳变，其幅度为4-5mA，该电流在公共地线上的压降会引起噪声干扰，

所以要尽量缩短地线。可在电源输入端与地间并接1个100uF电解电容作低频去

耦，并接一个0．01—0．1uF电容作高频去耦。

3．集电极开路门电路(OC门)与三态门(TSL门)测试

(1)OC门测试

OC门测试前，应先接好上拉电阻RC，测试方法与非门测试方法相同。

(2)三态门TSL的逻辑功能测试

三态门除正常数据输入端外，还有一个控制端EN，也称使能端。对于控制

端高电平有效三态门，当控制端为高电平时，TSL与普遍与非门无异，当控制端

为低电平时，即“禁态”时，输出端对电源正、负极均呈高阻抗。还有一种控制端

低电平有效电路，即控制端为低电平时，TSL逻辑功能与普遍与非门相同；为高

电平时，输出端呈高阻抗。

测试方法和与非门基本相同，在输入端与使能端分别接模拟开关，输出端接

发光二极管。当使能端为有效电平时测出输入输出逻辑关系：当使能端为“禁态”

时，测输出端是否呈高阻抗。

二、组合逻辑电路的测试

组合逻辑电路的功能，由真值表可完全表示出来，测试工作就是验证电路的

功能是否符合真值表。

1．组合逻辑电路静态测试

(1)将电路的输入端分别接到逻辑电平开关，注意按真值表中输入信号高低

位顺序排列。

(2)将电路的输入端和输出端分别连至“0-1”电平显示器，分别显示电路的输

入状态和输出状态。注意输入信号的显示也按真值表中高、低位的排列顺序，不

要颠倒。

(3)根据真值表，用逻辑电平开关给出所有状态组合，观察输出端电平显示

是否满足所规定的逻辑功能。对于数码显示译码器可在上述测试电路基础上加接

数字显示器加以测试。在数码显示译