FPGA实习报告_原创精品文档.pdfVIP

非淡泊无以明志，非宁静无以致远。——诸葛亮

实习报告

一、目的和要求

1、熟悉在EDA平台上进行数字电路集成设计的整个流程。

2、掌握QuartusⅡ软件环境下简单VHDL文本等输入设计方法。

3、熟悉VHDL设计实体的基本结构、语言要素、设计流程等。

4、掌握利用QuqrtusⅡ的波形仿真工具验证设计的过程。

5、学习使用JTAG接口下载逻辑电路到可编程芯片，并能调试到芯片正常工

作为止。

二、内容

1、学习并掌握VHDL设计实体的基本结构、语言要素、设计流程等。

2、了解在EDA平台上进行数字电路集成设计的整个流程，熟悉QuartusⅡ

软件环境下简单VHDL文本等输入设计方法，掌握利用QuqrtusⅡ的波形仿真工

具验证设计的过程。

3、理解RS触发器的设计原理，采用QuartusII集成开发环境，利用VHDL

硬件描述语言进行设计。

4、使用JTAG接口下载vhdl代码到可编程芯片（本次课程设计中使用的是

EP2C8Q208C8套件），并调试到芯片正常工作为止。

1

非淡泊无以明志，非宁静无以致远。——诸葛亮

实习报告

三、过程

（1）理解RS触发器设计的原理

基本rs触发器可由两个与非门G1、G2的输入、输出端交叉连接而构

成，它有两个输入端R、S和两个输出端Q、Q非。

它的输入输出具有以下关系：当R端无效(1)，S端有效时(0)，则Q=1,Q

非=0,触发器置1；当R端有效(0)、S端无效时(1)，则Q=0,Q非=1,触发器

置0；当R、S端均无效时，触发器状态保持不变；当R、S端均有效时，

触发器状态不确定。

（2）建立新的工程项目

打开QuartusII软件，进入集成开发环境，点击File→Newprojectwizard建

立一个工程项目，输入工作目录和项目名称，如下图一所示。

图一项目的建立

建立文本编辑文件：在软件主窗口单击file菜单后，单击new选项，选择

VHDL选项，单击OK，进行文本编辑输入源程序rschq.vhd，代码如下所示。

2

非淡泊无以明志，非宁静无以致远。——诸葛亮

实习报告

libraryieee;

useieee.std_logic_1164.all;

entityrscfqis

port(r,s:instd_logic;

q,qb:outstd_logic);

endrscfq;

architectureartofrscfqis

signalq_temp,qb_temp:std_logic;

begin

process(r,s)