《电子技术综合设计与实践教程》课件第4章.pptVIP

4．下载

模拟仿真结果正确后，结合DE2教学开发板设置各输入、输出端；指定下载芯片，重新编译。编译结果正确后下载到相应芯片中。5．项目结果验证

下载完成后，在DE2教学开发板上验证结果，可以利用DE2教学开发板上的按键模拟呼叫源。6．项目报告

在验证结果正确后，确定方案并绘制电路图。进一步完善设计文档资料，写出总结报告及心得体会(本项目中的感受；从本项目中获得了哪些收获；本项目的成功之处；本项目中还有待改进的地方；下一个项目应该从哪些地方进行改进；怎样提高自己的效率和水平等)。

1．设计任务与要求

1)设计任务

(1)熟练运用数字系统的设计方法进行数字系统设计。

(2)按要求设计一个数字钟。

2)设计要求

(1)要求显示秒、分、时，显示格式如图4-3所示。

(2)可清零、可调时。

4.7数字钟图4-3秒、分、时显示格式2．设计思路

1)数字钟的基本工作原理

数字钟以其显示时间的直观性、走时准确性而受到了人们的欢迎并很快走进了千家万户。作为一种计时工具，数字钟的基本组成部分离不开计数器，可在控制逻辑电路的控制下完成预定的各项功能。数字钟的基本原理方框图如图4-4所示。图4-4数字钟的基本原理框图(1)时基T产生电路：由晶振产生的频率非常稳定的脉冲，经整形、稳定电路后，产生一个频率为1?Hz、非常稳定的计数时钟脉冲。(电信线路部分不用VHDL语言描述。)

(2)控制逻辑电路。产生调时、调分信号及位选信号。

调时、调分信号的产生：由计数器的计数过程可知，正常计数时，当秒计数器(六十进制)计数到59时，再来一个脉冲，则秒计数器清零，重新开始新一轮的计数，而进位则作为分计数器的计数脉冲，使分计数器计数加1。现在我们把电路稍做变动：把秒计数器的进位脉冲和一个频率为2?Hz的脉冲信号同时接到一个2选1数据选择器的两个数据输入端，而位选信号则接一个脉冲按键开关。当按键开关不按下去时(即为0)，数据选择器将秒计数器的进位脉冲送到分计数器，此时，数字钟正常工作；当按键开关按下去时(即为1)，数据选择器将另外一个2?Hz的信号作为分计数器的计数脉冲，使其计数频率加快，当达到正确时间时，松开按键开关，从而达到调时的目的。调节小时的时间也采用相同的实现方法。(3)计数显示电路：由计数部分、数据选择器、译码器组成，它是时钟的关键部分。

计数部分：由两个六十进制计数器和一个二十四进制计数器组成，其中六十进制计数器可用六进制计数器和十进制计数器构成；二十四进制的小时计数同样可用六进制计数器和十进制计数器得到：当计数器计数到24时，“2”和“4”同时进行清零，则可实现二十四进制计数。数据选择器：84输入14输出的多路数据选择器，因为本实验用到了8个数码管(有两个用来产生隔离符号“—”。)译码器：七段译码器。译码器必须能译出“—”，由实验二中的译码器真值表可得：

字母F的8421BCD码为“1111”，译码后为“1000111”，如果现在只译出“—”，即字母F的中间一横，则译码后应为“0000001”，这样在数码管上显示的就为“—”。2)自顶向下设计分割图

数字钟的功能分割图如图4-5所示。图4-5数字钟的功能分割图3)自由发挥部分

由于实验用FPGA芯片容量有限，所以这一部分只能另外验证。自由发挥部分可包括：

(1)整点报时电路。

(2)到点闹时电路。

(3)预置闹铃时间。3．模拟仿真

使用可编程逻辑器件和QuatrtusⅡ软件，用原理图输入方法进行编译、仿真。4．下载

模拟仿真结果正确后，结合DE2教学开发板设置各输入、输出端；指定下载芯片，重新编译。编译结果正确后下载到相应芯片中。5．项目结果验证

下载完成后，在DE2教学开发板上验证结果，可以利用DE2教学开发板上的按键模拟呼叫源。6．项目报告

在验证结果正确后，确定方案并绘制电路图。进一步完善设计文档资料，写出总结

报告及心得体会(本项目中的感受；从本项目中获得了哪些收获；本项目的成功之处；本项目中还有待改进的地方；下一个项目应该从哪些地方进行改进；怎样提高自己的效率和水平等)。

1．设计任务与要求

1)设计任务

(1)熟练运用数字系统的设计方法进行数字系统设计。

(2)按要求设计一个简易电子琴。4.8简?易?电?子?琴2)设计要求

按不同的拨码开关或按键，扬声器可发出对应音调的声音。2．设计思路

1)电子琴的工作原理及其组成

以4?MHz为时钟，通过可预置计数器