《电子与电工技术》课件第14章.ppt

图14－28波形图14－4下降沿触发的边沿JK触发器的输入波形如图14－29所示，设触发器初态为0，画出输出Q、的波形。

14－5在如图14－30所示电路中，设触发器F0、F1的初始状态均为0，试画出在图中所示C和X的作用下Q0、Q1和Y的波形。图14－29波形图图14－30电路图14－6分析图14－31时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。

14－7用规定的方法分别画出用74LS161构成的下列计数器的接线图。

(1)十二进制计数器(反馈清0与反馈置数两种方法)。

(2)二十四进制计数器(级联)。

(3)一百进制计数器(级联)。

14－8试用JK触发器设计一个带进位输出的同步十二进制计数器。图14－31电路图图14－214位数码寄存器2．移位寄存器

移位寄存器除了具有存储数据的功能外，还可将所存储的数据向左或向右逐位移动。

图14－22所示是一个4位右移移位寄存器，4位待存的数码在移位脉冲CP的作用下依次从触发器FF0的数据输入端D0输入，并逐位右移，4个移位脉冲后全部存入寄存器中，这时可从4个触发器的Q端得到并行的数码输出，如果再经过4个移位脉冲，则所存的4个数码便逐位从Q3端串行输出。图14－224位右移移位寄存器时序逻辑电路的设计，就是根据提出的具体问题，求出实现该问题的逻辑电路。设计一个同步时序逻辑电路，一般有以下步骤：

(1)进行逻辑抽象，获得电路的状态转换图、状态转换表。

这是设计同步时序逻辑电路基础的一步，也是关键的一步。状态转换图表的建立正确与否，决定了设计的电路功能是否能够达到预期目的。14.5时序逻辑电路的设计方法(2)进行状态化简。

状态化简的目的是消去多余的状态，得到最简状态转换图表。

(3)进行状态分配。

状态分配也称为状态编码。由于时序电路的状态是用触发器的不同状态组合来描述的，因此状态分配的核心是确定触发器的个数，并对不同的状态分配一组相应的二进制代码。设共有n个触发器，时序逻辑电路的状态数为N，则二者之间应满足：

2n≥N＞2n-1(4)根据要求，选定触发器类型，求出相应方程组。

利用不同的触发器构成的时序逻辑电路也不同，所以必须事先确定触发器的类型。

根据前面所做的准备工作，可以方便地写出电路的方程组(驱动方程、状态方程、输出方程)。

(5)求出具体逻辑电路图。

(6)检查电路自启动能力。

电路的自启动能力比较重要，若设计的电路不具备自启动能力，则必须采取措施加以修改。【例14－5】试用JK触发器设计一个带进位输出的五进制计数器。

解(1)根据同步时序逻辑电路的设计方法，首先进行逻辑抽象，并获得电路的状态转换图表。

设电路进位输出信号为CO，产生进位输出时CO=1，其他时间CO=0。

五进制计数器应有五个有效状态，分别用状态S0、…、S4表示，并画出其状态转换图如图14－23所示。图14－23状态转换图(2)状态化简。五进制计数器应有五个有效状态，已经是最简状态转换图，不需化简。

(3)状态分配，列状态转换编码表。由式2n≥N＞2n-1可知，应采用3位二进制代码。

该计数器选用三位自然二进制加法计数编码，即S0=000、S1=001、…、S4=100。由此可列出状态转换表如表14－8所示。表14－8状态转换表(4)选择触发器。根据本例要求选用功能比较灵活的JK触发器。

根据状态转换表，可以确定每一时刻各触发器现态与次态之间的变化关系，分别作出、、、CO关于、、的卡诺图，如图14－24所示。由于计数器正常工作时不会出现101~111这三个状态，因此可以将这三个状态作为约束项来处理，得到电路的状态方程。图14－24次态及输出卡诺图(5)根据得到的上述方程，做出电路图如图14－25所示。

(6)检查电路能否自启动。将其余未出现的101、110、111状态代入状态方程，它们能分别进入有效状态010、010、000，所以电路能够自启动。图14－25电路图一、实训目的

(1)掌握基本RS、JK和D触发器的逻辑功能。

(2)掌握集成触发器的逻辑功能及使用方法。

(3)熟悉触发器之间相互转换的方法。

(4)掌握中规模集成计数器的使用及功能