数字集成电路(中文)第五章.pptVIP

第五章CMOS反相器Oct15,2011

TheCMOS反相器:概貌VinVoutCLVDD

CMOS反相器的几个设计指标本钱：用复杂性和面积来表示完整性和稳定性：由静态(稳态)特性表示性能：由动态(瞬态)响应决定能量效率：由功耗和能耗决定

CMOS反相器多晶硅InOutVDDGNDPMOS2lMetal1NMOS接触孔N阱l

CMOS反相器的级联金属连接共享电源和地

CMOS反相器简单直流分析VOL=0VOH=VDDVM=f(Rn,Rp)VDDVDDVin=VDDVin=0VoutVoutRnRp

静态CMOS的重要特性输出高电平和低电平分别为Vdd和GND逻辑电平与器件的相对尺寸无关稳态时在输出和Vdd或GND之间总存在一条具有有限电阻的通路CMOS反相器的输入电阻很高在稳态工作情况下电源和地之间没有直接的通路

电压传输特性VTC

PMOS特性曲线VDSpIDpVGSp=-2.5VGSp=-1VDSpIDnVin=0Vin=1.5VoutIDnVin=0Vin=1.5Vin=VDD+VGSpIDn=-IDpVout=VDD+VDSpVoutIDnVin=VDD+VGSpIDn=-IDpVout=VDD+VDSp

CMOS反相器的负载特性

CMOS反相器VTC

CMOS反相器:瞬态响应tpHL=f(Ron.CL)=0.69RonCLVoutVoutRnRpVDDVDDVin=VDDVin=0(a)Low-to-high(b)High-to-lowCLCL

开关阈值100101.8MV(V)Wp/Wn

开关阈值曲线分析的意义Vm对于器件比值相对来说不敏感。比值较小变化不会对传输特性产生很大的影响改变Wp对Wn比值的影响是VTC的过渡区平移。增加PMOS和NMOS宽度是Vm分别向Vdd或GND移动第二点在不对称传输特性非常有用

例:改变阈值提高电路的可靠性

VIHandVIL的求解VOHVOLVinVoutVMVILVIHAsimplifiedapproach

反相器增益

VTC的仿真结果

增益与VDD的关系Gain=-1

电源电压不能无限制的降低能减少功耗,但也会使门的延时加大电源电压与阈值电压相比较,dc特性对器件参数的变化敏感降低电源电压意味着减小信号摆幅---减少系统内部噪声\但对外部噪声敏感

工艺误差的影响00.511.522.500.511.522.5Vin(V)Vout(V)GoodPMOSBadNMOSGoodNMOSBadPMOSNominal

传输延时

CMOS反相器的传输延时

瞬态响应tp=0.69CL(Reqn+Reqp)/2?tpHLtpLH

提高性能的设计使负载电容CL尽量小增加晶体管的W/L比注意自载效应!增加VDD(????)

延时与电压VDD的关系

延时与器件尺寸(固定电阻)自载效应:本征电容域

传播延时与NMOS/PMOS之比tpLHtpHLtpb=Wp/Wn

输入上升时间与传输延时

反相器尺寸

反相器延时最小器件尺寸,L=0.25mm假设WP=2WN相同的上拉和下拉电流等效电阻相同RN=RP上升tpLH和下降tpHL延时相同分析RC网络tpHL=(ln2)RNCLtpLH=(ln2)RPCLDelay(D):2WWLoadforthenextstage:

反相器延时反相器传播延时其中tp0为本征传播延时

反相器尺寸与延时晶体管尺寸如何影响门的性能尺寸系数：S

延时公式Cint=gCgwithg?1〔深亚微米〕f=CL/Cgin–等效扇出R=Rref/S;Cint=SCreftp0=0.69RrefCref

反相器尺寸与延时反相器的本征延时tp0与门的尺寸无关；使S无穷大将到达最大可能的性能改善；可以忽略外部负载的影响延时减少到本征延时值尺寸系数S的增大会显著增加硅面积

延时与器件尺寸(固定电阻)自载效应:本征电容域

反相器链CL如果CL确定:反相器链是多少级时延时最短?如何确定反相器链的尺寸?可能需要一些额外的约束InOut

应用到反相器链CLInOut12Ntp=tp1+tp2+…+tpN

给定N求解最小延时延时等式有N-1个未知数,Cgin,2–Cgin,N求解最小延时,求解N–1次偏微分等于0约束条件:Cgin,j+1/Cgin,j=Cgin,j/Cgin,j-1每个反相器的最优尺寸是与它相邻反相器尺寸的几何平均数每一级都有相同的等效