《集成电路制造工艺与工程应用》第八讲.pptxVIP

第八讲：热载流子注入效应与轻掺杂漏工艺技术;内容;热载流子注入效应（HCI）

器件的阈值电压漂移

致势垒降低（DIBL）效应

NMOS寄生NPN导通

闩锁效应

双扩散漏（DDD）工艺技术

轻掺杂漏（LDD）工艺技术

侧墙（SpacerSidewall）工艺技术

轻掺杂漏离子注入和侧墙工艺技术的工程应用;热载流子注入效应（HCI）;热载流子注入效应;热载流子注入效应引起的的问题：

器件的阈值电压漂移

漏致势垒降低(DIBL)效应

NMOS寄生NPN导通

闩锁效应;器件的阈值电压漂移;致势垒降低效应;NMOS寄生NPN导通;NMOS寄生NPN导通;闩锁效应;双扩散漏（DDD）工艺技术;双扩散漏（DDD）工艺技术;轻掺杂漏（LDD）工艺技术;轻掺杂漏（LDD）工艺技术;轻掺杂漏（LDD）工艺技术;轻掺杂漏（LDD）工艺技术;侧墙工艺技术:为了保护LDD结构，利用CVD在栅极和有源区上淀积一层介质层，再利用干法刻蚀在栅极侧面侧墙结构。LDD结构在侧墙的正下方，侧墙结构可以有效的掩蔽轻掺杂的LDD结构。

侧墙工艺的特点:

侧墙工艺不需要掩膜版；

成本低和工艺简单；

侧墙和LDD结构的横向宽度是由淀积的介质层的厚度决定的。;侧墙工艺和源漏重掺杂离子注入的简单工艺过程：

淀积厚度为S1的介质层；

干法刻蚀形成隔离侧墙结构，介质层的厚度为S1，多晶硅栅的厚度为S2，多晶硅栅侧面的介质层厚度是S1+S2，利用各向异性的干法刻蚀回刻形成隔离侧墙结构，刻蚀的方向垂直向下，刻蚀停止硅表面，那么刻蚀的厚度就是S1，所以多晶硅栅侧面剩余的介质层厚度是S2，最终形成隔离侧墙结构；

源漏重掺杂离子注入。;0.8μm≥特征尺寸0.35μm工艺制程侧墙工艺的工艺过程：（侧墙介质层是SiO2）

利用TEOS（TetraethoxySilane）四乙基氧化硅发生分解反应生成SiO2，厚度约2000?，TEOS是一种含有硅与氧的有机硅化物，在室温常压下为液体，TEOS的台阶覆盖率非常好；

利用各向异性的干法刻蚀形成隔离侧墙。;0.35μm≥特征尺寸0.18μm侧墙工艺的工艺过程：（侧墙介质层是SiO2和Si3N4）

利用LPCVD淀积一层厚度大约200?的SiO2层作为Si3N4作应力的缓解层；

利用LPCVD淀积大约1500?的Si3N4层；

利用各向异性的干法刻???刻蚀Si3N4层，并且停止SiO2上。;利用SiO2和Si3N4组合作为侧墙介质层的原因：

刻蚀停止层：利用一种材料SiO2作为侧墙介质层，干法刻蚀时没有停止层，SiO2与衬底硅中间没有隔离层，干法刻蚀容易损伤衬底硅。对于侧墙介质层SiO2和Si3N4，SiO2可以Si3N4作为干法刻蚀的停止层，可以有效的避免干法刻蚀损伤衬底硅；

防漏电：利用SiO2作为隔离侧墙介质层已经无法满足器件电性的要求。栅极与漏端的接触填充金属形成电容，如果仍然仅仅利用SiO2作为介质层，SiO2不能形成很好的隔离，栅极与漏端的接触填充金属之间会存在漏电问题，而对于新的侧墙介质层SiO2和Si3N4，Si3N4具有很好的电性隔离特性。;0.18μm≥特征尺寸90nm侧墙工艺的简单工艺过程：（侧墙介质层是三文治结构SiO2/Si3N4/SiO2，也称为ONO（OxideNitrideOxide）结构）

利用LPCVD淀积一层厚度大约200?的SiO2层作为Si3N4作应力的缓解层；

利用LPCVD淀积一层厚度大约500?的Si3N4层；

利用TEOS发生分解反应生成厚度大约1000?的SiO2层。

利用各向异性的干法刻蚀刻蚀SiO2停在Si3N4层，再干法刻蚀刻蚀Si3N4停在SiO2层。

利用三文治结构作为隔离侧墙介质层的原因：厚度1500?的Si3N4应力太大，Si3N4应力会使器件产生应变，导致器件饱和电流降低，漏电流增大。通过降低Si3N4的厚度来降低Si3N4的应力。

;90nm及以下侧墙工艺：（侧墙介质层是双重侧墙）第一重侧墙介质层是SiO2和Si3N4，是在LDD离子注入之前，为了减小栅极与源漏有源区的交叠，从而减小它们之间的寄生电容。第二重侧墙是ONO结构，是在LDD离子注入之后，是为了形成侧墙结构阻挡源漏重掺杂离子注入，形成LDD结构降低HCI效应。

利用LPCVD淀积SiO2和Si3N4；

利用干法刻蚀形成第一重隔离侧墙；

LDD离子注入；

淀积三文治结构SiO2/Si3