任意进制计数器的构成以及时序逻辑电路设计.pptVIP

小结*基本要求：掌握74160、74161各管脚的功能；掌握用74160、74161实现不同进制的方法。作业：P350思考题和习题6-12题、6-13题、6-14题、6-16题6.4时序逻辑电路的设计方法*6.4.1同步时序逻辑电路的设计方法步骤：一、逻辑抽象，得出电路的状态转换图或状态转换表1.分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量；2.定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号；3.按照题意列出电路的状态转换表或画出电路的状态转换图。二、状态化简若两个电路状态在相同的输入下有相同的输出，并且转换到同样的一个状态去，则称这两个状态为等价状态。等价状态可以合并，这样设计的电路状态数少，电路越简。6.4.1同步时序逻辑电路的设计方法三、状态分配(状态分配也叫状态编码)a.确定触发器的数目n；b.确定电路的状态数M，应满足2n－1M≤2n;c.进行状态编码，即将电路的状态和触发器状态组合对应起来。a.选定触发器的类型；b.由状态转换图（或状态转换表）和选定的状态编码、触发器的类型，写出电路的状态方程、驱动方程和输出方程。五、根据得到的方程式画出逻辑图六、检查设计的电路能否自启动若电路不能自启动，则应采取下面措施：a.通过预置数将电路状态置成有效循环状态中；b.通过修改逻辑设计加以解决。四、选定触发器的类型，求出电路的状态方程、驱动方程和输出方程6.4.1同步时序逻辑电路的设计方法同步时序逻辑电路设计过程框图如图所示。6.4.1同步时序逻辑电路的设计方法【例1】用JK触发器设计一个六进制同步计数器。(1)原始状态转换图（逻辑抽象）S0S1S2S5S4S3000001(2)状态分配取二进制自然码顺序得到状态转换图。000001010101100011000001根据设计要求，设定状态，画出状态转换图。该状态图不需化简。*【例】用74160实现24进制计数器。整体置零法进位输出COM=24，在SM=S24=00100100处反馈清零。CLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31101CLK02CO0310420530640750860918101911201221132214231524*【例】用74160实现24进制计数器。整体置数法进位输出COCLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=0,M=24，在Si+M-1=S23=00100011处反馈置零。*【例】用74160实现24进制计数器。整体置数法进位输出COCLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=2,M=24，在Si+M-1=S25=00100101处反馈置零。1*【例】用74160实现63进制计数器。整体置零法进位输出M=63，在SM=S63=01100011处反馈清零。CLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311*【例】用74160实现63进制计数器。整体置数法进位输出CLK计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=0,M=63，在Si+M-1=S62=01100010处