网站大量收购闲置独家精品文档,联系QQ:2885784924

华南理工大学数字系统设计实验2报告.pdfVIP

华南理工大学数字系统设计实验2报告.pdf

  1. 1、本文档共19页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

2

华南理工大学数字系统设计实验2报告--第1页

实验二组合逻辑、时序逻辑根本模块电路设计

地点:31号楼312房;实验台号:12

实验日期与时间:2021年11月24日评分:

预习检查纪录:批阅教师:

报告内容:

一、实验要求

达成3-8译码器的仿真切验设计,而且将编译好的程序生成可下载文件,将生成文

件经过USB-blaster为FPGA编程;

设计一个将系统时钟50MHz分频为1Hz的时钟的分频器,而且将编译好的程序生

成可下载文件,将生成文件经过USB-blaster为FPGA编程;

依照?USB-blaster驱动安装教程?安装完usb-blaster驱动,而且达成下载;

会查察芯片资料,比如数据手册,从而达成实验设计;

借助younever_v1.2信号分派表,学会在下载编程时,正确分派引脚。

二、实验内容

13-8译码器设计

1.1设计要求

1)3个译码输入端A、B、C,分别对应开发板上表示为ONDIP的2,3,4

2)EN为使能端〔低电平有效〕,对应开发板上表示为ONDIP的1管脚

3)Y为译码输出,8位位矢量种类。D3至D10

4)输入采纳电平开关,译码输出采纳LED指示灯显示

5〕管脚对应见表2所示的信号分派表。

6〕译码表以下表1:

1

华南理工大学数字系统设计实验2报告--第1页

2

华南理工大学数字系统设计实验2报告--第2页

表1译码表

表2信号分派表

编号信号名信号说明EP2C8Q208

150MHz主时钟Bank1_23_I

2SW0按下为低电平Bank2_208_IO

3SW1按下为低电平Bank2_198_IO

4SW2按下为低电平Bank2_201_IO

5SW3按下为低电平Bank2_199_IO

6LED0低电平点亮Bank2_207_IO

7LED1低电平点亮Bank2_203_IO

8LED2低电平点亮

文档评论(0)

132****7420 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档