《基于FPGA的数字电路系统设计》课件第1章.ppt

图1-5-3分配编辑器的引脚配置对话框(2)点击窗口下方的“To”栏下的“New”格，出现包含全部端口的下拉滚动框，其中呈斜体的端口名已被分配，可逐个选择呈正体的端口名，直到全部列出。

(3)点击“To”栏中未分配端口名旁“Location”栏下的空格，出现包含全部引脚编号的下拉滚动框，其中呈斜体的引脚已被分配，可根据用户系统接口关系选择特定编号的引脚。全部引脚分配完毕后执行文件保存操作，然后关闭“AssignmentEditor”窗口。端口分配后在图形设计源文件中可以显示各端口编号，示例项目的图形设计文件如图1-5-2所示。

当设计文件端口较多时，引脚编号有哪些信誉好的足球投注网站的方式就比较烦琐。可以采用1.5.3节的方法，先编译设计文件，然后在项目资源分配说明文件“项目名.qsf”中以文本方式修改引脚编号。1.5.2项目编译和器件资源适配

QuartusⅡ编译器的主要功能是配置可编程器件的逻辑资源实现项目设计文件分析综合后产生的逻辑关系。编译窗口已在1.4.1节介绍，点击工具条上的按钮可直接启动全编译过程。执行主菜单命令“Processing”?“StartCompilation”或执行主菜单命令“Tools”?“CompilerTool”，都将弹出如图1-4-1所示的编译器窗口“CompilerTool”。点击编译窗口下方的“Start”按钮，将启动全编译流程，各处理操作一次性顺序进行。1.4.1节介绍的分析与综合处理是编译过程的第一个处理模块，项目编译时其他模块的处理进程、耗时以及状态、信息显示都与分析与综合过程相同，可参考1.4.1节。在编译过程中如果出现配置错误，也可参考1.4.1节查找分析综合错误的方法寻找错误源，修改后重新编译，直到编译成功为止。仅有警告提示(Warning)不会影响编译通过。编译完成后自动或点击“Report”按钮弹出报告窗口“CompilationReport”。窗口的左方区域是编译流程的各种文档，包括守法提示(LegalNotice)、编译总结(FlowSummary)、编译设置(FlowSetting)、各处理模块耗时(FlowElapsedTime)和编译(FlowLog)等，还有5个处理模块产生的文档归存文件夹，比如用于目标器件编程文件项目名.sof在布局布线文件夹Assembler下。点击文件夹前的加号“+”可展开其中的文档查看，被选择的文档在窗口的右方区域显示。编译完成时文档区默认显示编译总结文件，列出了编译流程执行是否成功、完成时间、QuartusⅡ的版本和推出时间、项目名、顶层文件名、目标器件的系列和型号等各种信息。最后的几个参数比较重要，报告了设计源文件消耗的逻辑资源占目标器件拥有逻辑资源的百分比，比如逻辑单元数、I/O端口引脚、存储元等。示例项目Test的编译总结报告如图1-5-4所示。EPF10K10TC拥有576个逻辑单元、102个I/O端口、6144个存储元，设计源文件使用了3个逻辑单元、7个I/O端口，没有使用存储元。图1-5-4编译总结报告1.5.3端口引脚分配文本修改方法

若希望对编译器自动分配的引脚做出修改，可以进行如下操作：

(1)在设计源文件通过编译后执行主菜单“Assignments”

?“Back—AnnotateAssignments…”命令，弹出如图1-5-5的分配注释信息返回选项框。图1-5-5返回分配信息选项框(2)在选项框中间“Assignmentstoback-annotate”栏中选择与“Pin”有关的选项(第二或第三项)，点击“OK”按钮确认，端口分配信息被返回项目文件项目名.qsf，设计源文件中各端口立即显示被自动分配的端口编号。

(3)采用文本方式(记事本、写字板等)打开项目文件“项目名.qsf”，端口分配注释行为“set_location_assignmentPIN_编号-to端口名”。比如，示例项目引脚自动分配后的注释行可如图1-5-6所示，根据用户系统中目标器件的接口关系修改引脚编号。修改完毕后保存项目名.qsf文件，设计源文件中各端口便显示修改后的编号。

(4)重新编译设计项目，产生资源重新配置后的器件编程文件项目名.sof。图1-5-6示例项目文件test.qsf中的引脚分配注释行1.5.4FPGA编程配置接口

1．编程配置接口

FPGA的下载端口ByteBlaster和ByteBlasterMV并行电缆的接口硬件电路基本相同，PC端采用25针标准LPT并行接口，接口引脚信号定义如表1-5-1所示，两种电缆接口仅15脚定义不同。FPGA器件端下载接口为10芯连接器，接口引脚信号定义