实验四集成触发器.ppt

南通大学电气工程学院《数字电子综合实验》课程南通大学电气工程学院《数字电子综合实验》课程实验四集成触发器的设计应用实验目的实验原理设计举例实验内容仪器与器材一、实验目的1、掌握触发器的原理、作用及调试方法；2、学习简单时序逻辑电路的设计和调试方法。二、实验原理触发器按照逻辑功能可以分为基本RS触发器、JK触发器、D触发器、T触发器等。按照电路的触发方式可以分为电平触发器（锁存器）主从触发器、维持—阻塞触发器、边沿触发器等。基本RS触发器基本RS触发器的特性方程是基本RS触发器常用来构成无抖动开关电路，如图４-４-１所示。图４-4-１无抖动开关电路图４-4-１所示的状态为=0,=1,可得出A=1,=0。当按压按键时,=1,=0,可得出A=0,=1,改变了输出信号A的状态。若由于机械开关的接触抖动,则的状态会在0和1之间变化多次,若=1,由于A=0,因此G2门仍然是“有低出高”不会影响输出状态。同理,当松开按键时,端出现的接触抖动亦不会影响输出状态。ＪＫ触发器和Ｄ触发器（1）74LS112JK触发器JK触发器是时序逻辑电路的基本器件之一，74LS112JK触发器为双下降沿JK触发器，带有预置端和清零端，其逻辑符号及各引脚功能如图所示：（2）74LS74D触发器74LS74D触发器为双上升沿D触发器，带有预置端和清零端，其逻辑符号及各引脚功能如图所示：设计举例设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进益，产生一个进位输出。解：（1）建立原始状态图（4）选触发器，求时钟、输出、状态、驱动方程因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：状态分配（状态编码）：已是二进制状态状态简化：由于题目要求设计，现只设了7个状态，所以不用再简化。输出方程：PART1不化简，以便使之与JK触发器的特性方程的形式一致。第一章节比较，得驱动方程：电路图检查自启动特性：将无效状态111代入状态方程计算：1可见111的次态为有效状态000，电路能够自启动。2南通大学电气工程学院《数字电子综合实验》课程南通大学电气工程学院《数字电子综合实验》课程**