触发器和时序逻辑电路课件.pptVIP

觸發器和時序邏輯電路

電路的輸出狀態不僅取決於當時的輸入信號，而且與電路原來的狀態有關，當輸入信號消失後，電路狀態仍維持不變。這種具有存貯記憶功能的電路稱為時序邏輯電路。時序邏輯電路的特點：下麵介紹雙穩態觸發器，它是構成時序電路的基本邏輯單元。

21.1雙穩態觸發器特點：1.有兩個穩定狀態“0”態和“1”態；2.能根據輸入信號將觸發器置成“0”或“1”態；3.輸入信號消失後，被置成的“0”或“1”態能保存下來，即具有記憶功能。雙穩態觸發器：是一種具有記憶功能的邏輯單元電路，它能儲存一位二進位碼。

QQG1G2SDRD21.1.1R－S觸發器兩互補輸出端1.基本R－S觸發器兩輸入端正常情況下，兩輸出端的狀態保持相反。通常以Q端的邏輯電平表示觸發器的狀態，即Q=1，Q=0時，稱為“1”態；反之為“0”態。回饋線

觸發器輸出與輸入的邏輯關係1001設觸發器原態為“1”態。翻轉為“0”態(1)SD=1，RD=01010QQG1G2SDRD

設原態為“0”態1001110觸發器保持“0”態不變複位0結論:不論觸發器原來為何種狀態，當SD=1，RD=0時，將使觸發器置“0”或稱為複位。QQG1G2SDRD

01設原態為“0”態011100翻轉為“1”態(2)SD=0，RD=1QQG1G2SDRD

設原態為“1”態0110001觸發器保持“1”態不變置位1結論:不論觸發器原來為何種狀態，當SD=0，RD=1時，將使觸發器置“1”或稱為置位。QQG1G2SDRD

11設原態為“0”態010011保持為“0”態(3)SD=1，RD=1QQG1G2SDRD

設原態為“1”態1110001觸發器保持“1”態不變1當SD=1，RD=1時，觸發器保持原來的狀態，即觸發器具有保持、記憶功能。QQG1G2SDRD

QQG1G2SDRD110011111110若G1先翻轉，則觸發器為“0”態“1”態(4)SD=0，RD=0當信號SD=RD=0同時變為1時，由於與非門的翻轉時間不可能完全相同，觸發器狀態可能是“1”態，也可能是“0”態，不能根據輸入信號確定。10若先翻轉

基本R－S觸發器狀態表邏輯符號RD(ResetDirect)-直接置“0”端(複位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不變保持00同時變1後不確定功能低電平有效

總結1、觸發器是雙穩態器件，只要令RD=SD=1，觸發器即保持原態。穩態情況下，兩輸出互補。一般定義Q為觸發器的狀態。2、在控制端加入負脈衝，可以使觸發器狀態變化。SD端加入負脈衝，使Q=1，SD稱為“置位”或“置1”端。RD端加入負脈衝，使Q=0，RD稱為“複位”或“清0”端。

例由與非門組成的基本RS觸發器，已知RD、SD輸入波形如下圖所示，試畫Q、Q波形。tQtQtRDtSDt1t2t3t4t50–t1：RD=0、SD=1Q=0、Q=1t1–t2：RD=SD=1保持Q=0、Q=1t2–t3：RD=1、SD=0Q=1、Q=0t3–t4：RD=SD=0Q=Q=1t4–t5：RD=1、SD=0Q=1、Q=0t5以後，RD=SD=1保持Q=1、Q=0

置位例：畫出由與非門組成的基本RS觸發器的輸出波形。RDSDQ複位使輸出全為1RD和SD同時由0變到1後狀態不定

2.可控RS觸發器基本R-S觸發器導引電路G4SRG3CPG1G2SDRDQQ時鐘脈衝

當CP=0時011R，S輸入狀態不起作用。觸發器狀態不變11G1G2SDRDQQG4SRG3CPSD，RD用於預置觸發器的初始狀態，工作過程中應處於高電平，對電路工作狀態無影響。被封鎖被封鎖

當CP=1時1打開觸發器狀態由R，S輸入狀態決定。11打開觸發器的翻轉時刻受C控制（CP高電平時翻轉），而觸發器的狀態由R，S的狀態決定。G1G2SDRDQQG4SRG3CP

當CP=1時1打開(1)