eda实验报告初级流水灯.pdfVIP

1.概述：

基本要求：设计FPGA逻辑，以1HZ的频率，点亮DE0实验班上的发光二

极管LED0-LED9.扩展要求：设计其他的发光二极管的显示样式。硬件基于友

晶公司DE0实验板，逻辑开发基于Altera公司的QuartusII13.1开发工

具，逻辑仿真均使用Mentor公司的-Altera13.1仿真工具

2.实现原理

为了完成实验的基本要求，整个系统应该由分频器、流水灯计数器及LED

显示转换器逻辑电路构成。

3.实现方法

逻辑设计分为分频器模块

其作用为当计数器计数到模值时，对计分频器实际上是一个具有某个

模值的计数器，数器资存器进行清李操作，并对输出时钟寄存器进行翻转

操作。分频器的模值计算为分频器模值=系统时钟频率1期望输出时

钟频率(3-)当分频望输出频率为1Hz时，分频器模值为299999DE0开

发板上的系统时钟频率为50MH2)。值得注意的是，为了保证分频器正常工

作，计数器寄存器所能表示的最大值必须大于分频器模值。分频器产生的频

率越低，计数器寄存器所需的位数越多。这里计数器寄存器的位数设

定为32位，这时计数器寄存器可表示的最大数值为232-1=1294967295

299999，能够满足分频器输出1Hz的要求。

流水灯计数器模块

由于本设计的工作是依次点亮10个LED,整个流水灯的工作流程存在10

个工作状此流水灯计数器实质上就是一个模十计数器。由于逻辑上与分频器

具有很大的相似性而这里不再给出具体代码。需要注意的是，需要保证计数

寄存器所能表示的最大数值10，这里建议将计数寄存器的位数设置为4位，

同时与分频器设计有所不同，需要将器的计数值作为输出变量输出到外部

LED显示转换器模块

lED显示转换器实质上是一个对流水灯计数器输出计数值与LED显示结果

进行车迂辑，这里设计个采用ca结构的组合逻辑电路。由于DEO开发板上LED

的电式为共明极结构，因此点亮某个LED,从逻辑上就是将与这个LBD相连接

的日设置为南电书，在逻辑设计语言中就是对输出信的某位眼值为1.

顶层逻辑模块。

为了使流水灯正常工作，需要设计1个顶层逻辑，整合上述3个逻辑模块。

4.实现过程

分频器模块:

libraryIEEE;

useIEEE.std_logic_1164.all;

useIEEE.std_logic_arith.all;

useIEEE.std_logic_unsigned.all;

entityFREQUENCY_DIVIDERis

generic(

sys_clk_fre_value:INTEGER:=

div_clk_fre_value:INTEGER:=5000

);

port(

i_sys_clk:inSTD_LOGIC;

i_sys_rst:inSTD_LOGIC;

o_div_clk:outSTD_LOGIC

);

endentityFREQUENCY_DIVIDER;

architecturebehaviorofFREQUENCY_DIVIDERis

signalr_div_count:STD_LOGIC_VECTOR(31downto0);

signalr_div_clk:STD_LOGIC;

begin

process(i_sys_rst,i_sys_clk)

begin