输入输出缓冲器.ppt

输入端ESD保护电路*采用V-BIP做保护电路的优点采用n阱CMOS工艺，在n阱中制作垂直结构的双极晶体管，并形成触发二极管DV-BIP器件收集区通过常规CMOS器件的n阱和ESD器件的n阱相连高驱动电流低钳位电压低成本小面积ESD保护电路*应在电源和地之间增加ESD保护电路ESD应力电压加在电源和地的管脚之间*第六章CMOSI/O设计*CMOS集成电路的I/O设计6.1输入缓冲器6.2输出缓冲器6.3ESD保护电路6.4三态输出的双向I/O缓冲器输入缓冲器*两方面作用电平转换接口过滤外部信号噪声输入缓冲器:电平转换*电平兼容TTL电路逻辑摆幅小最坏情况CMOS电路输入电平（VDD=5V）输入缓冲器逻辑阈值设计求算导电因子比例NMOS管占用大量芯片面积；输入为VIHmin时有静态功耗输入缓冲器*改进电路增加二极管，使反相器上的有效电源电压降低PMOS加衬底偏压，增大其阈值电压的绝对值增加反馈管MP2，改善输出高电平输入缓冲器：抑制输入噪声*用CMOS史密特触发器做输入缓冲器史密特触发器：输入缓冲器*转换电平噪声容限回滞电压史密特触发器做输入缓冲器*利用回滞电压特性抑制输入噪声干扰NoiseSuppressionusingSchmittTriggerCMOS集成电路的I/O设计*01020304输出缓冲器ESD保护电路三态输出的双向I/O缓冲器输入缓冲器输出缓冲器*在驱动很大的负载电容时，需要设计合理的输出缓冲器提供所驱动负载需要的电流使缓冲器的总延迟时间最小一般用多级反相器构成的反相器链做输出缓冲器输出缓冲器*驱动不同负载电容时，输入/输出电压波形及充放电电流使反相器链逐级增大相同的比例，则每级反相器有近似相同的延迟，有利于提高速度输出缓冲器*逐级增大S倍的反相器链为反相器驱动一个相同反相器负载的延迟时间输出缓冲器：反相器链*使tp最小的N与S的最优值01实际设计中应在满足速度要求的前提下，尽量减少N，适当增大S，以减少面积和功耗02对最终输出级的上升、下降时间有要求时，应先根据时间要求和负载大小，设计出最终输出级反相器的尺寸，再设计前几级电路。03输出缓冲器*增加输出缓冲器的作用无缓冲器有缓冲器缓冲器级数10106.3210010013.651000100019.07100001000024.59输出缓冲器*负载10PF，最终输出级的上升、下降时间是1ns的驱动电路的三种设计方案输出缓冲器*实际缓冲器的设计应从速度、功耗和面积综合考虑性能比较输出缓冲器*采用梳状(叉指状)结构的大宽长比MOS管相当于把宽度很大的MOS管变成多个并联的小管子，减小了多晶硅线的RC延迟输出缓冲器*不同结构输出级MOS管对电路速度的影响CMOS集成电路的I/O设计*输入缓冲器输出缓冲器ESD保护电路输入端ESD保护电路输出端ESD保护电路电源的ESD保护电路三态输出的双向I/O缓冲器ESD保护电路*如果MOS晶体管的栅氧化层上有很大的电压，会造成氧化层击穿，使器件永久破坏随着器件尺寸减小，栅氧化层不断减薄，氧化层能承受的电压也不断下降tox＝5nm时，VGm=5V由于MOS晶体管的栅电容很小，积累在栅极上的杂散电荷就能形成很大的等效栅压，引起器件和电路失效，这就是ESD问题（ElectrostaticDischarge,）静电释放ESD保护电路*ESD应力的四种模式某一个输入（或输出）端对地的正脉冲电压（PS）某一个输入（或输出）端对地的负脉冲电压（NS）某一个输入或输出端对VDD端的正脉冲电压（PD）某一个输入或输出端对VDD端的负脉冲电压（ND）在芯片的输入和输出端增加ESD保护电路输入端ESD保护电路*双二极管保护电路PS：D2击穿NS：D2导通PD：D1导通ND：D1击穿栅极电位钳制在输入端ESD保护电路*双二极管保护电路的版图输入端ESD保护电路*对深亚微米CMOS集成电路，栅氧化层的击穿电压很小，常规二极管的击穿电压较大，不能起到很好的保护作用。因此可以增加离子注入提高二极管衬底浓度，来降低二极管的击穿电压输入保护电路和电平转换电路结合起来就构成实际的CMOS集成电路中常采用的输入缓冲器结构输入端ESD保护电路*用场区MOS管作输入保护输入端有较大的正脉冲电压时场区MOS管导通，使ESD电流旁路