组合逻辑电路与时序逻辑电路.ppt

3.2计数器二进制计数器每输入一个脉冲，就进行一次加1运算的计数器称为加法计数器，也称为递增计数器。图11.374位二进制异步递增计数器逻辑图图11.384位二进制递增计数器时序图十进制计数器电路组成。工作原理。计数器输入0～9个计数脉冲时，工作过程与4位二进制异步加法计数器完全相同，第9个计数脉冲后，Q3Q2Q1Q0状态为1001。第10个计数脉冲到来后，Q0由1变0，其负跳变脉冲输入到FF1和FF3的输入端Cl。 因FF1的输入端J?=??=?0，所以Q1仍为0。PARTONE在FF3的输入端J?=?Q2·Q1?=?0，因而FF3置0态。此时计数器状态恢复为0000，跳过了1010～1111这6个状态，同时Q3输出负跳变进位脉冲，从而实现842lBCD码十进制递增计数的功能。2.2同步RS触发器在数字系统中，通常由时钟脉冲CP来控制触发器按一定的节拍同步动作，即在时钟脉冲到来时输入触发信号才起作用。 由时钟脉冲控制的RS触发器称为同步RS触发器，也称为钟控RS触发器，时钟脉冲CP通常又称为同步信号。1．电路结构PART1图11.20同步RS触发器2．工作原理无时钟脉冲作用时（CP?=?0），与非门G3、G4均被封锁，R、S输入信号不起作用，触发器维持原状态不变，即处于保持状态。有时钟脉冲输入时（CP?=?1），G3、G4门打开，R、S输入信号才能分别通过G3、G4门加在基本RS触发器的输入端，从而使触发器翻转。PARTONE2.3JK触发器为了避免RS触发器存在的不确定状态，在RS触发器的基础上发展了几种不同逻辑功能的触发器，常用的有JK、D和T触发器，下面讨论JK触发器。1．电路组成和电路符号图11.22JK触发器电路符号逻辑功能JK触发器不仅可以避免不确定状态，而且增加了触发器的逻辑功能，其逻辑功能如下。J?=?0，K?=?0，Qn?+?1?=?Qn，输出保持原态不变。J?=?1，K?=?0，Qn?+?1?=?1，触发器被置1态。0102单击此处添加小标题J?=?0，K?=?l，Qn?+?1?=?0，触发器被置0态输出。01单击此处添加小标题J?=?1，K?=?1，每来一个CP，触发器状态就翻转一次。023．集成JK触发器图11.23JK触发器74LS762.4D触发器D触发器只有一个信号输入端，时钟脉冲CP未到来时，输入端的信号不起任何作用；只在CP信号到来的瞬间，输出立即变成与输入相同的电平，即Qn?+?1?=?D。1．电路符号PART1图11.24D触发器逻辑功能分析当输入D?=?1时，J?=?1，K?=?0，时钟脉冲CP加入后，Q端置1，输出端Q与输入端D状态一致。当输入D?=?0时，J?=?0，K?=?1，时钟脉冲CP加入后，Q端复0，也是与输入端D状态一致，即Qn?+?1?=?D，表明输出端Q与输入端D状态一致。集成D触发器D触发器有TTL型和CMOS型两类。 常用的TTL型双D触发器74LS74引脚功能如图11.25所示，CMOS型双D触发器CC4013引脚功能如图11.26所示。图11.2574LS74引脚功能图11.26CC4013引脚功能11.3时序逻辑电路3.1寄存器寄存器主要用来暂存数码和信息，在计算机系统中常常要将二进制数码暂时存放起来等待处理，这就需要由寄存器存储参加运算的数据。寄存器由触发器和门电路组成，一个触发器只能存放一位二进制数码，存放N位二进制数码就需要N个触发器。寄存器有多种类型，按寄存器功能的不同，可分为数码寄存器和移位寄存器；按寄存器输入、输出方式不同，可分为并行方式和串行方式。PARTONE并行方式是各位数码从寄存器各个触发器同时输入或同时输出，如图11.33（a）所示；串行方式是各位数码从寄存器输入端逐个输入，在输出端是逐个输出，如图11.33（b）所示。图11.33寄存器输入、输出数码的方式1．数码寄存器（1）电路组成。图11.344位数码寄存器添加标题工作原理。01添加标题第1步，寄存前先清零。02添加标题第2步，接收脉冲控制数据寄存。032．移位寄存器（1）电路组成。图11.354位左移寄存器（2）工作过程。logo图11.36左移寄存器工作状态示意图电子电工技术基础广州机电技师学院（番禺校区）wanghz.660@163.com电子电工技术基础