绪论及工艺基础.ppt

按比例缩小：CE规则*外加电压按同样比例缩小贰器件的横向尺寸和纵向尺寸缩小α倍壹对于相邻两代工艺，α＝1.4肆衬底掺杂浓度按同样比例增大叁MOS器件按比例缩小*按CE规则缩小后的器件性能

1.耗尽层厚度的变化*CE中通过按比例降低工作电压和提高衬底掺杂浓度，可以使得源漏pn结耗尽区宽度实现按比例缩小2.阈值电压的变化*阈值电压不是严格的按比例缩小3.工作电流的变化*按CE规则缩小的器件的导通电流按比例缩小由于沟道宽度w按比例缩小，因此器件的沟道电流密度不变器件的导电因子增加α倍MOS器件缩小前后的输入和输出特性*根据实际测量的结果，按比例缩小后的器件基本符合CE规则的预计4.延迟时间和功耗的变化*按比例缩小后，器件的特性基本按比例变化01性能：速度按比例增加02功耗：由于电流和电压按比例缩小，功耗按照平方的关系缩小03按比例CE规则对电路影响*综合考虑速度和功耗的参数PDP按3次方减小，而面积，按照平方减小可见，CE规则变化的器件集成度按平方增加，速度线性增加，而功耗平方减小这就是为什么人们不断追求半导体工艺的进步的主要原因010203按比例变化CEα1*工艺参数的按比例缩小器件尺寸（Tox，L，W，Xj）1/α掺杂浓度（Na，Nd）α电源电压（Vdd）1/α器件参数的变化电场1载流子速度1耗尽区宽度1/α电容1/α漂移电流1/α沟道电阻1电路参数的变化电路的延迟(T~CV/I)1/α好器件的功耗(P~VI)1/α2很好功耗延迟乘积PDP(=PT)1/α3非常好按比例缩小理论*恒定电压原则CV准恒定电场原则QCE恒定电场原则CESilicon’sRoadmap*Year199920022005200820112014Featuresize(nm)180130100705035Chipsize(mm2)170214235269308354Clockrate(GHz)*1.21.62.22.83.64.4PowersupplyVdd(V)1.81.51.20.90.70.6Power(W)90130160170174183ForaCost-PerformanceMPU(L1on-chipSRAMcache;32KBin1999doublingeverytwoyears)WorldwideSemiconductorRevenue*Source:ISSCC2003G.Moore“Noexponentialisforever,but‘forever’canbedelayed”绪论*集成电路的历史01集成电路的发展规律02等比例缩小原则03未来发展和挑战04GateLengthScaling*微电子未来发展—moremoore*微电子未来发展—morethanmoore*微电子未来挑战：物理极限*1999–1000electronstochangestate2010–8electronstochangestate2020-1electrontochangestateSource:CaliforniaComputerNews,2003微电子未来挑战：工艺技术*光刻线条晶圆尺寸微电子未来挑战：经济因素**G.MooreISSCC03LithoCostFABCost$perTransistor$perMIPS经济因素：加工费用*封装价格研制成本每代产品增加1.5倍设备费用增加工艺步骤每代成本增加1.3倍能源价格集成电路原理与设计集成电路制作工艺：工艺基础第二章集成电路制作工艺*集成电路加工的基本操作MOS结构和分类N阱CMOS工艺深亚微米CMOS工艺CMOSIC中的寄生效应SOI工艺CMOS版图设计规则2.1.1集成电路加工的基本操作*形成薄膜（二氧化硅、多晶硅、金属等薄层）1形成图形（器件和互连线）2掺杂（调整器件特性）3半导体芯片制作过程**Jackwon2000NobleprizebecauseofthisJ-KFlipflop*TTLhadahigherintegrationdensitythanECLPower–putsanup