数字电子技术第三高吉祥电子教案第九章.ppt

（1）电压比较器： 它由电阻分压器和电压比较器组成。电阻分压器由8个电阻构成，产生不同数值的参考电压，作为量化刻度，分别送到各个比较器与取样——保持的输入模拟电压vi进行比较。 当vi高于量化刻度时，比较器输出为高电平；反之比较器输出为低电平。（2）积存器 它由7个D触发器组成，它在时钟脉冲CP作用下，将比较的结果暂时寄存在寄存器中，供编码用。第62页,共91页，星期六，2024年，5月（3）编码网络（代码转换器） 它的作用是将寄存器输出信号编译成相应的二进制代码。编码网络的函数表达式为：第63页,共91页，星期六，2024年，5月小结： 优点：转换速度最快 缺点：所需硬件数目很多。如果需要的二进制代码增加一倍，分压电阻、电压比较器、寄存器的硬件数目近似增加一倍。如输出n位二进制代码，需2n个电阻，(2n-1)个电压比较器和D触发器以及复杂的编码网络。 应用场合：适用于高速度、高精度要求的场合。第64页,共91页，星期六，2024年，5月1.2反馈型A/D转换器 构思：取一个数字量加到D/A转换器上，于是得到一个对应的输出的模拟电压。将这个模拟电压与输入的模拟电压信号相比较。如果两者不相等，则调整所取的数字量直到两个模拟电压相等为止，最后所取的数字量就是所求的转换结果。 固所取的数字量的方法不同，反馈比较型A/D转换器又可分为计数型和逐次渐进型两种方案。第65页,共91页，星期六，2024年，5月A.计数型A/D转换器 图9-17是计数型A/D转换器的原理框图。它由比较器C、DAC、计数器、脉冲源、输出寄存器、控制门G几部分组成。 转换前先用复位信号将计数器置0，而且转换控制信号应停留在VL=0的状态。这时门G被封锁，计数器不工作。计数加给DAC的全0数字信号，所以v0=0。 如VI0，则VIV0，VB=1。第66页,共91页，星期六，2024年，5月 当VL=1时开始转换。脉冲源的信号经门G加到计数器的CP端作加法计数，随着计数的进行，DAC输出的模拟信号也不断增加。当V0=VI时，VB=0，将G封锁，计数器停止计数。这时计数器中所存的数字就是所求的输出数字信号。 优点：电路非常简单。 缺点：转换时间太长，最长的转换时间为（2n-1）×cp的周期。(n为二进制位数)第67页,共91页，星期六，2024年，5月图9-17计数型A/D转换器的原理框图第68页,共91页，星期六，2024年，5月 为了提高速度，在上述基础上出现了逐次渐进型A/D转换器。不同在于输入数字量的给出方式有所改变。B.逐次渐进ADC 如图9-18所示。它有五部分组成(比较器、DAC、寄存器、控制逻辑及脉冲源)第69页,共91页，星期六，2024年，5月图9-18逐次渐进型ADC原理框图第70页,共91页，星期六，2024年，5月 转换前先将寄存器清0，所以加给DAC的数字量也是全0。转换控制信号VL=1时开始转换，时钟脉冲首先将寄存器的最高位置成1，是寄存器的输出为100...00。这个数字量被D/A转换器转换成相应的模拟电压V0，并送到比较器与VI比较。 若V0VI，说明数字量取大了，应去掉最高位这个1。 若V0VI，说明数字量取小了，应保留最高位这个1。第71页,共91页，星期六，2024年，5月 然后按同样的方法将次高位置1，并比较V0与VI的大小，然后决定该次高位的1是否保留。这样逐位比较下去，直到V0=VI为止。这时，寄存器里所存的数码就是所求的输出数字量。 完成一次转换所需的时间=CP的周期×(n+2)。(这里包括清0的一次) 显然，它比并行比较型A/D转换器要慢，但比计数型A/D转换器要快。 所以逐次渐进型A/D转换器是目前集成A/D转换器产品中用的最多的一种电路。第72页,共91页，星期六，2024年，5月2.间接A/D转换器 目前出现的间接A/D转换器大都分为电压——时间型(V—T变换型)或电压——频率变换型(V—F变换型)两类。 变换思想：在V—T变换型A/D转换器中，首先将输入的模拟电压信号转换成与之成正比例的时间宽度信号，然后在这个时间宽度内对固定已知频率的时钟脉宽计数，计数结果就是正比于输入模拟电压的数字量。第73页,共91页，星期六，2024年，5月 在V—F变换型A/D转换器中，首先将输入的模拟电压信号转换成与之成正比例的频率信号，然后在一个已知的固定的时间间隔里对该频率进行计数，所得到的计数