基于RISC-V的SM2协处理器设计与实现.pdf

摘要

在互联网技术迅速发展的今天，社会对网络空间的依赖不断加深，相应的网络安全

挑战也愈发严峻。在这种背景下，国密算法SM2在确保数据安全和隐私保护方面发挥

了至关重要的作用。但是，随着信息技术的持续进步和应用环境的不断复杂化，SM2算

法在软件实现和硬件实现方面都面临着计算复杂度高、执行效率低以及资源消耗大等问

题。RISC-V作为一种开源的精简指令集架构，以其开放性和灵活性为特点，为软硬件

协同设计领域的加密技术开辟了新的可能性。基于网络安全领域对SM2算法的高效性

和安全性的迫切需求，本研究设计并实现了一种基于RISC-V架构的SM2算法协处理

器，旨在提高算法的执行效率和安全性能。论文主要做了如下工作：

1.针对SM2加解密算法进行模乘运算时的参数位数较大的问题，本文对SM2加解

密算法的基本原理进行分析，提出了一种改进的二进制展开法，通过优化加法器并行执

行点运算操作层的计算，提升双域下的点乘计算效率，从而加快算法加解密速度。

2.针对软件实现中算法执行效率不足的问题，本文提出一种软硬件结合的方式，通

过分析算法的流程得出耗时的核心运算从而对算法功能进行软硬件划分，最后使用

Verilog编程语言完成算法协处理器不同模块的开发，并设计自定义指令将算法协处理器

挂载到RISC-V指令集架构的蜂鸟E203SoC平台上。

本文设计了一种SM2加解密算法的硬件协处理器验证方案，以测试算法的准确性，

并在XilinxARTIX-7FPGA开发板上对设计的协处理器进行验证。验证结果表明，在执

行加解密操作过程中，所需的指令和周期数量分别降至原有软件实现的5.47%和2.96%，

大幅减少了计算所需时间，算法执行效率显著提升。并且协处理器整体占用了6754个

Slice资源，在保证较高处理速度的同时，协处理器的资源利用率得到了优化。

关键词：RISC-V；SM2算法；蜂鸟E203；协处理器

Abstract

Inthecontextofrapidlyadvancinginternettechnologies,thesocietaldependencyon

cyberspaceisintensifying,concurrentlyescalatingthechallengesassociatedwithnetwork

security.Withinthisframework,theChinesecryptographicalgorithmSM2isinstrumentalin

safeguardingdatasecurityandprivacy.However,withthecontinuousprogressofinformation

technologyandthecomplexityoftheapplicationenvironment,SM2algorithmisfacingthe

problemsofhighcomputationalcomplexity,lowexecutionefficiency,andhighresource

consumptioninbothsoftwareandhardwareimplementations,etc.RISC-V,characterizedbyits

opennessandflexibilityasanopen-sourceReducedInstructionSetComputing(RISC)

architecture,hasfacilitatednewavenuesforcryptographictechnologywithinthedomainof

hardware-softwareco-design.Inresponsetothecriticaldemandforefficiencyandsecurityof

theSM2algorithminnetworksecurity,thisstudyhasdevelo