数字系统与逻辑设计.ppt

各种触发器之间的转换转换的原因：实际产品以JK和D触发器为多，其它类型很少。关键：求已有触发器的激励方程。QCPQ已有触发器转换逻辑电路CP输入待求触发器第62页,共77页，星期六，2024年，5月各种触发器之间的转换转换的依据：转换前后的特征方程相等。1、公式法：利用特征方程联立求解转换逻辑。例：将D触发器转换为T触发器。QDCPCPQ=1TCP=1时：以T和Qn为变量求D的表达式。QDCPCPT触发器第63页,共77页，星期六，2024年，5月各种触发器之间的转换2、特性表法：利用触发器的特性表求出转换逻辑。过渡量请同学们自己完成其它触发器之间的转换。例：将D触发器转换为T触发器。1、列出待求触发器的特性表2、由Qn+1反推已有触发器输入通用方法第64页,共77页，星期六，2024年，5月4.4触发器的动态特性4.4.1基本RS触发器的动态特性一、输入信号宽度tPHLtPLH为了保证输出的稳定变化，基本RS触发器输入低电平信号宽度tW应大于门的平均传输延迟时间tpd的2倍。第65页,共77页，星期六，2024年，5月二、传输延迟时间tPHLtPLH从输入信号到达起，到触发器输出端新状态稳定地建立起来为止，所经过的时间称为触发器的传输延迟时间。第66页,共77页，星期六，2024年，5月4.4.2同步RS触发器的动态特性一、输入信号宽度tPLHtPHL为了保证输出的稳定变化，S或R和CP同时为高电平的时间tW（S·CP）应大于门的平均传输延迟时间tpd的2倍。第67页,共77页，星期六，2024年，5月二、传输延迟时间从S（或R）和CP同时变为高电平，到触发器输出端新状态稳定地建立起来为止，所经过的时间称为同步RS触发器的传输延迟时间。tPLHtPHL第68页,共77页，星期六，2024年，5月4.4.2主从触发器的动态特性一、建立时间在CP＝1时，主触发器按输入信号（J、K或R、S）的状态翻转，在CP变为0时，从触发器按照主触发器的状态翻转。为避免CP?到达时，主触发器的状态与J、K的状态不符，通常J、K的状态在CP=1期间保持不变。建立时间tset：输入信号必须先于CP有效边沿到达的时间。tset=0第69页,共77页，星期六，2024年，5月二、保持时间保持时间tH：为了保证触发器可靠翻转，输入信号必须要保持一定的时间。若要求在CP=1期间J、K的状态保持不变，而CP=1的时间为tWH，则tH≥tWH。第70页,共77页，星期六，2024年，5月三、传输延迟时间从CP?开始到触发器输出端新状态稳定地建立起来的这段时间称为主从触发器的传输延迟时间。?1110001第71页,共77页，星期六，2024年，5月四、最高时钟频率主从触发器由两个同步RS触发器组成，为保证主触发器可靠翻转，CP高电平的持续时间tWH应大于3tpd，为保证从触发器可靠翻转，CP低电平的持续时间tWL应大于3tpd，因此时钟信号的最小周期为Tc(min)≥6tpd。最高时钟信号频率为第72页,共77页，星期六，2024年，5月4.4.4维持阻塞触发器的动态特性一、建立时间D信号到达之后，需要经过G6、G5两级门的传输才能在G5、G6的输出端建立稳定的状态。因此D信号应比CP?早到2tpd。第73页,共77页，星期六，2024年，5月4.4.4维持阻塞触发器的动态特性二、保持时间输入低电平保持时间：tHL≥tpd输入高电平保持时间：tHH=0三、传输延迟时间四、最高时钟频率每个集成触发器的动态参数值要通过实验测定。第74页,共77页，星期六，2024年，5月小结2、触发器逻辑功能的分类和触发器逻辑功能的描述方法。1、各种电路结构的触发器所具有的动作特点。逻辑功能的描述方法：状态表、功能表、状态方程（特征方程）、时序波形图、状态图、激励表逻辑功能的分类：RS触发器、D触发器、JK触发器和T触发器等。触发器能够存储1位二值信息，又叫做半导体存储单元或记忆单元。第75页,共77页，星期六，2024年，5月小结4、时序波形图的画法。5、为了保证触发器能正常可靠地工作，对输入信号和时钟信号的作用时间以及它们之间在时间上的配合关系是有一定要求的。触发器的最高工作频率、建立时间、保持时间等参数的定义。6、各种触发器之间的转换。第76页,共77页，星期六，2024年，5月第77页,共77页，星期六，2024年，5月4.2.3主从触发器的电路结构与动作特点101