基于GPU的LDPC码并行译码结构设计与实现.pdf

基于GPU的LDPC码并行译码结构设计与实现

专业名称：信号与信息处理

研究生姓名：黄柯文

指导老师：刘世刚副教授

摘要

无线通信技术是现代军事通信的核心。优异的无线通信技术决定了军事指挥的效率，

增强了对敌方的情报收集和分析能力，从而提高了国家的防御能力。在无线通信系统中

信道编译码是不可或缺的一环，它通过提高信号的抗干扰能力和传输效率，确保数据在

各种环境下的安全和完整性。随着无线通信技术飞速发展，非合作通信领域中的安全风

险和不确定性也在同步增加，这也对信道编译码技术提出了更高的要求。在通信数据量

激增和复杂的通信环境下，传统基于中央处理单元(CentralProcessingUnit，CPU)的译码

方法在处理大规模的低密度奇偶校验码(LowDensityParityCheck，LDPC)时，往往受限

于其串行处理的特性，难以满足高效率、低延迟的需求。虽然通过利用应用特定集成电

路(Application-SpecificIntegratedCircuit，ASIC)芯片和现场可编程门阵列(Field-

ProgrammableGateArray，FPGA)改善了这一状况，但ASIC芯片和FPGA的开发周期

长、成本高而且在拓展性和适用性方面都不能很好的满足非合作通信领域对信道译码设

备的性能要求。基于此，本文针对如何提高非合作领域中低密度奇偶校验码的译码吞吐

量进行研究，通过对基于图形处理单元(GraphicsProcessingUnit，GPU)的LDPC码并行

译码结构设计与优化，设计开发了一款具有较高吞吐量的小型化的信道译码设备。具体

研究内容如下:

1)通过对传统并行译码算法中的对数域的置信传播算法和最小和算法进行分析，

并根据最小和算法的设计思想，利用逼近的数学方法提出了一种新的校验节点更新方案。

通过实验仿真证明，相比于传统的最小和译码算法，优化后的算法，具有更低的误码率。

2)分析GPU上存储单元和操作单元的特点，在传统的泛洪式译码方案的边并行译

码基础上提出一种新的线程分配方式，在提高硬件资源利用率的同时也提升了LDPC码

的译码速率。针对基于GPU的分层式译码则利用了多码字并行和CUDA多流的异步处

理相结合的并行策略，提高译码吞吐量，并通过检验矩阵的压缩存储、合并核函数和设

计提前终止迭代等方案，进一步提高了译码速率。

3)采用基于移动高速串行计算机扩展总线标准模块设计的GPU，将改进的基于

GPU的分层译码结构及进行集成，实现成果转化。同时利用具有嵌入式开发能力的标准

板卡开发出一款支持多种协议类型且符合非合作通信领域要求的小型化信道译码设备。

经过实验检测，本文所设计开发的信道译码设备的译码性能满足某非合作通信环境

下的性能要求，证明了本文研究的实用性与可行性。为进一步探索基于GPU的LDPC

码译码设备在更广泛通信领域的应用，以及并行译码算法和结构的优化研究提供了参考。

关键词：LDPC码，GPU，CUDA平台，非合作通信

Designandimplementationofparalleldecodingstructurefor

LDPCcodesbasedonGPU

Major:SignalandInformationProcessing

Master:HuangKewen

Instructor:ProfessorLiuShigang

Abstract

Wirelesscommunicationtechnologyisthecore