利用Allegro实现嵌入式系统高速电路布线设计 .pdfVIP

利用Allegro实现嵌入式系统高速电路布线设计--第1页利用Allegro实现嵌入式系统高速电路布线设计--第1页

利用Allegro实现嵌入式系统高速电路布线设计

引言

随着嵌入式微处理器主频的不断提高，信号的传输处理速度越来越快，当系统时钟频率达到

100MHZ以上，传统的电路设计方法和软件已无法满足高速电路设计的要求。在高速电路设计

中，走线的等长、关键信号的阻抗控制、差分走线的设置等越来越重要。笔者所在的武汉华

中科技大学与武汉中科院岩土力学所智能仪器室合作.以ARM9微处理器EP9315为核心的嵌入

式系统完成工程检测仪的开发。其中在该嵌入式系统硬件电路设计中的SDRAM和IDE等长走

线、关键信号的阻抗控制和差分走线是本文的重点，同时以cirruslogic公司的网络物理层

接13芯片cs8952为例详细介绍了网络部分的硬件电路设计，为同类高速硬件电路设计提供

了一种可借鉴的方法。

硬件平台

2.1主要芯片

本设计采用的嵌入式微处理器是CirrusLogic公司2004年7月推出的EP93XX系列中的高端

产品EP9315。该微处理器是高度集成的片上系统处理器，拥有200兆赫工作频率的ARM920T

内核，它具有ARM920T内核所有的优异性能，其中丰富的集成外设接口包括PCMCIA、接口图

形加速器、可接两组设备的EIDE、1/10/100Mbps以太网MAC、3个2.0全速HOSTUSB、专

用SDRAM通道的LCD接口、触摸屏接口、SPI串行外设接口、AC97接口、6通道I2S接口和

8*8键盘扫描接口.并且支持4组32位SDRAM的无缝连接等。

主芯片丰富的外设接口大大简化了系统硬件电路.除了网络控制部分配合使用CirrusLogic

公司的100Basemdash;X/10Base-T物理层(PHY)接口芯片CS8952外，其他功能模块无需增加

额外的控制芯片。

2.2系统主体结构

由图1可见.系统以微处理器EP9315为核心，具有完备的外设接口功能，同时控制工程检测

仪。IDE/CF卡接口为工程检测数据提供大容量移动存储设备;扩展32M的SDRAM作为外部数

据存储空间;3个主动USB接口支持USB键盘鼠标;LCD接口支持STN/TFT液晶和触摸屏.为用

户提供友好的交互界面;1/10/100Mbps以太网为调试操作系统时下载内核及工程检测时远程

监控提供途径;面板按键为工程人员野外作业无法使用键盘鼠标时提供人机交互接口。

EP9315在操作系统下主频达到200M，总线频率100M，外设时钟为50M，数据线和地址线的布

线密度大，速度高，网络部分对差分线和微带线控制有特殊要求。以往使用Protel设计主要

依照经验进行PCB布局布线，显然这种方法无法满足当前的高速电路设计。CADENCE公司作

为EDA领域最大的公司之一，其PCB设计工具性能上的优势在高速电路设计中越来越明显，

故笔者使用CADENCE公司的PCB设计布局软件Allegro完成高速电路设计。

设计实现

3.1SDRAM的布线规则

该嵌入式系统使用64M字节的SDRAM扩展数据存储区，由两片K4S561632组成工作在32位模

式下。最高频率可达100M以上，对于SDRAM的数据线、时钟线、片选及其它控制信号需要进

行线长匹配，由此提出以下布线要求：

1.SDRAM时钟信号：时钟信号频率较高，为避免传输线效应，按照工作频率达到或超过75MHz

时布线长度应在1000mil以内的原则及为避免与相邻信号产生串扰。走线长度不超过1000mil，

线宽10mil，内部间距5mil，外部间距30mil，要求