数字系统分析第四部分.ppt

（二）编译设计文件：同原理图法相同（三）设计仿真：同原理图法相同生成符号：同原理图法相同（四）编程下载文件：同原理图法相同第101页,共108页，星期六，2024年，5月举例：moduleand2(a,b,c);inputa,b;outputc;assignc=ab;endmodule第102页,共108页，星期六，2024年，5月注意： 1、文件名一定要与模块名一致！2、VerilogHDL文件的后缀名是：.v。第103页,共108页，星期六，2024年，5月设计流程总结（以原理图法为例）1、设计输入：1）新建文件夹/新建项目/新建文件/选择原理图输入方式2）画图：输入图元、连线、给端口及引线命名3）存盘、编译、生成图元2、设计编译：1）指定所用芯片型号：Assign/device2)给芯片分配引脚：Assign/pin3)运行Processing/Complier3、仿真：1）新建文件/选择波形输入方式/添加节点（端口）名称 2)仿真前设置：功能仿真or时序仿真设置网格尺寸及仿真结束时间3）给输入添加波形4)存盘5）运行Simulator/生成图元4、下载编程：1）连接实验箱与电脑的UBS线、实验箱电源线、I/O线2）选择QuartusⅡ主窗口的Tools/Programmer，进行编程配置（USBBlaster、JTAG)3）下载()第104页,共108页，星期六，2024年，5月绘图实例演示例1：异或门电路设计输入。例2：半加器设计输入。例3：全加器设计输入。例4：四位全加器的设计输入。例5：八位全加器的设计输入。第105页,共108页，星期六，2024年，5月作业：原理图输入流程描述一个三人表决电路（少数服从多数）本讲结束第106页,共108页，星期六，2024年，5月（2）进入InstallshieldWizard/PreparingSetup窗口第107页,共108页，星期六，2024年，5月进入InstallshieldWizard/Welcome窗口，选择Modify，点选Next第108页,共108页，星期六，2024年，5月由平面布局完成引脚分配双击需要的引脚点击这里选择要分配的变量点击这里选择引脚类型点击这里第69页,共108页，星期六，2024年，5月每个引脚都按此方法分配显示所分配的引脚鼠标放在此处会有变量信息第70页,共108页，星期六，2024年，5月完成综合及适配功能123步骤3、编译第71页,共108页，星期六，2024年，5月完成编译若电路中有错，则显示出错提示。若电路无错，则编译通过。第72页,共108页，星期六，2024年，5月查看输出信号对输入信号延时时间报告点击这里查看延时时间第73页,共108页，星期六，2024年，5月（三）设计仿真仿真器（Simulator）步骤1、建立波形输入文件四大基本步骤步骤3：编辑输入节点波形步骤2：仿真前设置步骤4：仿真第74页,共108页，星期六，2024年，5月执行File/New…命令选择VectorWaveformFile（波形文件）步骤1、建立波形输入文件第75页,共108页，星期六，2024年，5月波形编辑器窗口：单击右健单击右健添加端口名称选择此项点击这里第76页,共108页，星期六，2024年，5月单击右健点击“列表”点击这里点击OK点击OK第77页,共108页，星期六，2024年，5月建立的波形文件第78页,共108页，星期六，2024年，5月（1）功能仿真时序仿真功能仿真时序仿真点击这里步骤2：仿真前的设置第79页,共108页，星期六，2024年，5月（2）仿真波形设置执行Edit/GridSize…命令，设置合适的栅格时间（10ns等）在波形仿真之前要设置合理的结束时间和每个栅格的时间第80页,共108页，星期六，2024