数字逻辑电路.ppt

例9试采用四位全加器完成8421BCD码到余3代码的转换。解由于8421BCD码加0011即为余3代码，所以其转换电路就是一个加法电路，如图4-22所示。图4-22用全加器构成8421BCD码到余3代码的转换电路第29页,共46页，星期六，2024年，5月例10用全加器实现BCD/B的变换。解现以两位8421BCD码转换为二进制码为例，设十位数的8421BCD码为B80,B40,B20,B10，个位数的BCD码为B8,B4,B2,B1，则两位十进制数的8421BCD码为式中B为二进制的数符(0，1)；下标为权值。将上式按权展开，则第30页,共46页，星期六，2024年，5月为找出与二进制数的关系将上式整理得考虑低位相加时会向高位产生进位位，2#+n前的系数有如下关系：第31页,共46页，星期六，2024年，5月其中：D0=B1D1=B10+B2 产生进位位C1D2=B20+B4+C1 产生进位位C2D3=B40+B10+B8+C2 产生进位位产生进位位产生进位位第32页,共46页，星期六，2024年，5月图4–23用两个四位全加器组成两位BCD转 换为二进制代码的电路图第33页,共46页，星期六，2024年，5月例13用译码器设计两个一位二进制数的全加器。解由表4-8(全加器真值表)可得第34页,共46页，星期六，2024年，5月图4–44用3-8译码器组成全加器第35页,共46页，星期六，2024年，5月例14用4-10译码器(8421BCD码译码器)实现单“1”检测电路。解单“1”检测的函数式为第36页,共46页，星期六，2024年，5月图4–45单“1”检测电路第37页,共46页，星期六，2024年，5月例18用数据选择器实现三变量多数表决器。三变量多数表决器真值表及八选一数据选择器功能如表4-17所示。则A2A1A0FDi00000101001110010111011100010111D0D1D2D3D4D5D6D7表4–17真值表第38页,共46页，星期六，2024年，5月与四选一方程对比由公式确定Di如下：为使F′=F则令第39页,共46页，星期六，2024年，5月图4–55例18电路连接图第40页,共46页，星期六，2024年，5月(2)卡诺图法。此法比较直观且简便，其方法是：首先选定地址变量；然后在卡诺图上确定地址变量控制范围，即输入数据区；最后由数据区确定每一数据输入端的连接。例19用卡诺图完成例18。解由真值表得卡诺图如图4-56所示，选定A2A1为地址变量。在控制范围内求得Di数：D0=0,D1=A0,D2=A0,D3=1。结果与代数法所得结果相同。第41页,共46页，星期六，2024年，5月图4–56卡诺图确定例18Di端第42页,共46页，星期六，2024年，5月卡诺图变量数称维数，将某些变量移入方格内可减少维数，称降维图。降一维（b）降维图法例1：11110001111001BCACCCC0 101BA将C变量移入方格内AB＝00，C＝0，S＝0C＝1，S＝1S＝CAB＝01，C＝0，S＝1C＝1，S＝0S＝CAB＝10，C＝0，S＝1C＝1，S＝0S＝CAB＝11，C＝0，S＝0C＝1，S＝1S＝C第43页,共46页，星期六，2024年，5月CCCC0 101BAD0D1D2D30 101BA可知用4选1实现S，有逻辑图A1FA04选1D0D1