集成运放组成的基本运算电路课件.pptVIP

集成運放組成的基本運算電路相關知識（μA741引腳）集成運算放大電路（簡稱集成運放）是一種高增益的直流放大器，它有二個輸入端。根據輸入電路的不同，有同相輸入、反相輸入和差動輸入三種方式。在實際運用中都必須用外接負回饋網路構成閉環，用以實現各種模擬運算。相關知識（工作電源）-15V0V+15V相關知識（測量線）同軸連接器信號參考遮罩線信號輸入相關知識（μA741引腳）正電源負電源同相輸入反相輸入輸出調零端調零端懸空焊接佈置圖1.實現兩個信號的反相加法運算電路如下所示，通過該電路可實現信號υS1和υS2的反相加法運算，並且為了消除平均偏置電流及其漂移造成運算誤差，須在同相端接入平衡電阻R’，其值應與反相端的外接等效電阻相等，即要求R’=Rl//R2//RF。實驗時應注意：為提高運算精度，首先應對輸出直流電位進行測試，即保證零輸入時為零輸出。被加輸入信號可以為直流，也可以選用正弦，方波或三角波信號。但在選取信號的頻率和幅度時，應考慮運放的頻響和輸出幅度的限制。為防止出現自激振盪，應用示波器監視輸出電壓波形。1.實現兩個信號的反相加法運算反相加法運算電路A－＋R1R210K10K100KR′6.2K+15V-15VυS2RFυS1υO1.實現兩個信號的反相加法運算反相加法運算仿真電路2.實現同相比例運算同相比例運算電路同反相加法運算電路，其特點是輸入電阻比較大，電阻R’的接入同樣是為了消除平均偏置電流的影響，故要求R’=R1//RF。實驗注意事項同反相加法運算實驗。A－＋R110K10K100KR′+15V-15VvOυSRF同相比例運算電路3.減法器（差分放大電路）減法器電路，為了消除輸入偏置電流以及輸入共模成分的影響，要求R1=R2、RF=R3。實驗注意事項同反相加法運算實驗。A－＋R110K10K100KR2+15V-15VvOvS2RFvS1R3100K減法器（差分放大電路）運算電路3.減法器（差分放大電路）減法器（差分放大電路）運算仿真電路4.積分運算電路積分電路如下圖所示，在進行積分運算之前，將圖中K1閉合，通過電阻R2的負回饋作用，進行運放零輸出檢查，在完成零輸出檢查後，須將K1打開，以免因R2的接入而造成積分誤差。K2的設置一方面為積分電容放電提供通路，將其閉合即可實現積分電容初始電壓Vc（0）=0。另一方面，可控制積分起始點，即在加入信號Vs後，只要K2一打開，電容就將被恒流充電，電路也就開始進行積分運算。4.積分運算電路為方便起見，可通過示波器直接觀察隨時間的變化軌跡。具體做法是先將光點移至螢幕左上角作為座標原點，Ｙ軸輸入耦合選用“ＤC”，掃速開關和Y軸靈敏度開關均置於適當位置，觸發方式採用“NORM”。此時若將K2打開，即可看到光點隨時間的移動軌跡。由此可分析vO與時間t的關係。4.積分運算電路積分運算電路A－＋R1100KR21MR′100K+15V-15VvOvSK2K11μFC5.用積分電路轉換方波為三角波電路如下圖所示。圖中電阻R2的接入是為了抑制由IIO、VIO所造成的積分漂移，從而穩定運放的輸出零點。在tτ2（τ2=R2C）的條件下，若vS為常數，則vO與t將近似成線性關係。因此，當vS為方波信號並滿足Tpτ2時（Tp為方波半個週期時間），則vO將轉變為三角波，且方波的週期愈小，三角波的線性愈好，但三角波的幅度將隨之減小。