PLL电路应用讲解.ppt

锁相环PLL原理与应用;第二部分：锁相环试验

试验壹、PLL参数测试

壹、压控敏捷度KO的测量

二、鉴相敏捷度Kd的测量

三、环路開环增益（KH）的测量

四、同步带和捕捉带的测量

五、ωn、ξ的测量;试验二、PLL应用试验;试验目的;第壹部分：锁相环基本原理（P1）;二．鉴相器（PD）

Ud=Kd*?θ

Kd為鉴相敏捷度

三．压控振荡器（VCO）（P2）

ωo（t）=ωom+K0UF（t）

K0——VCO控制特性曲线的斜率，常称為VCO的控制敏捷度，或称压控敏捷度。;四、环路滤波器，這裏仅讨论無源比例积分滤波器;當锁相环处在锁定状态時，鉴相器（PD）的两输入端壹定是两個频率完全同样但有壹定相位差的信号。假如它們的频率不壹样，则在压控振荡器（VCO）的输入端壹定會产生壹种控制信号使压控振荡器的振荡频率发生变化，最终使鉴相器（PD）的两输入信号（壹种是锁相环的输入信号Vi,壹种是压控振荡器的输出信号Vo）的频率完全同样，则环路系统处在稳定状态。;五、系统的固有频率ωn和阻尼系数?的物理意义（P3）

;當锁相环的输入信号的相位有壹种阶跃跳变時，输出信号相位的变化也有三种状况;ωn、ξ就是指欠阻尼振荡時的振荡频率和和阻尼系数;六、锁相环的同步和捕捉;同步带：在锁相环境保护持同步的条件下，输入频率ωi的最大变化范围，称為同步带宽，用?ωH表达。超過此范围，环路则失锁。;捕捉带;同步带?ωH，捕捉带?ωp和VCO中心频率ωo的关系;试验原理及环节P（4）;试验壹、PLL参数测试（P5）;二、鉴相敏捷度Kd的测量。;三、环路開环增益（KH）的测量;同步带的测量;但當信号源频率遠不小于（高端）或遠不不小于（低端）４０４６Ａ的中心频率時，Ui波形還保持稳定清晰，但Uo不能保持稳定清晰，這就是失锁。记下刚出現失锁時的Ui频率即高端频率fHH和低端频率fHL，则同步带ΔfH＝fHH－fHL。由于我們用的是PD1，是异或门相鉴器，當Ui和Uo為分数倍数关系時，也也許出現两個稳定的波形，這种状况应认為是“失锁”。只有出現两個同频的稳定波形時才认為是“锁定;捕捉带的测量;ωn、ξ的测量P（8）;ωn、ξ的实际测量波形;试验二、PLL应用试验P（9）;1）1KHZ原则信号源;测量CD4518時序图;4000分频器制作;2）用壹片CD4017作分频器构成2-9KHZ频率合成器（P10）;2—9KHZ频率合成器;3）拨盘開关式1—999KHZ

频率合成器（P10）;用三片4522构成1——999HHZ频率合成器（P11）;4）健盘置数式1—999KHZ频率合成器（P12）;号码脉冲发生器;開门脉冲和记数脉冲发生器;開门脉冲和号码脉冲;控制引导電路及计数、置数電路;PLL调频（FM）解调（P15）;锁相式双音多频信号（DTMF）解码器;锁相式双音多频信号（DTMF）解码器;用LM567進行單壹频率检测電路（P18）;1组DTMF信号解码器（P18）;6组DTMF信号解码器（P19）

（如用7個LM567和12個或非门则可解调12组DTMF信号。）;PLL数字调谐试验（P20）;在模拟调谐方式中，本振信号壹般是由LC振荡回路产生的。调谐（调台）時，壹般是用变化LC振荡回路中電容的容量（如变化变容二极管的反向偏压），来变化本振信号的频率，從而到达选台的目的;在数字调谐(频率合成)方式中，本振信号则是用锁相环的措施来产生。即由晶振電路产生频率高稳定的原则信号，再用锁相环倍频的措施产生本振信号，通過变化锁相环反馈回路分频比的措施来变化本振信号频率，;就象前面试验中用壹片4046和三片4522以及1KHz原则信号就可获得1~999KHz信号同样。要获得某壹精确的本振频率，只要在4522的置数端置入對应的数值（BCD码）即可。;因此数字调谐的关键就是处理怎样置数的問題。在這個试验中我們是用键盘通過DTMF编解码的措施来置数。最终应做到：如要接受某壹载波信号（如fC=345KHz）,则只要在键盘上按该载波的数值（即3，4，5三個键），就可得到fL=fC+fI=345+455=800KHz的本振信号。（這裏中频fI為455KHz）。;最终信号发生器输出的载波信号(345KHz正弦波)和本振信号（4046的4脚输出的800KHz方波）經混频滤波後应得到455KHz的中频信号（用示波器观测）。;置数電路方框图;键盘和5087（或HM9102D）构成DTMF编码電路。

MT8870是DTMF解码電路。當输入某個DTMF编码信号（即按键盘的某個键）時，