模电差动运放与集成运放.ppt

4.1.5差放电路的几种接法输入端接法双端单端输出端接法双端单端双端输入双端输出：Ad=Ad1双端输入单端输出：ui1+UCCui2uoC1B1C2EB2RCT1RBRCT2RBIC3-UEE第30页,共42页，星期六，2024年，5月双端输出：Ad=Ad1单端输出：对Ad而言，双端输入与单端输入效果是一样的。ui1+UCCui2uoC1B1C2EB2RCT1RBRCT2RBIC3-UEEib2ib1ud=0.5ui,uc=0双端输入：ui1=-ui2=0.5uiud=0.5ui,uc=0.5ui单端输入：ui1=-ui，ui2=0第31页,共42页，星期六，2024年，5月集成电路:将整个电路的各个元件做在同一个半导体基片上。集成电路的优点：工作稳定、使用方便、体积小、重量轻、功耗小。集成电路的分类：模拟集成电路、数字集成电路；小、中、大、超大规模集成电路；??§4.2集成运放的内部结构及特点第32页,共42页，星期六，2024年，5月集成电路内部结构的特点：1.电路元件制作在一个芯片上，元件参数偏差方向一致，温度均一性好。2.电阻元件由硅半导体构成，范围在几十到20千欧，精度低。高阻值电阻用三极管有源元件代替或外接。3.几十pF以下的小电容用PN结的结电容构成、大电容要外接。4.二极管一般用三极管的发射结构成。第33页,共42页，星期六，2024年，5月UEE+UCCu+uou–反相输入端同相输入端T3T4T5T1T2IS原理框图：输入级中间级输出级与uo反相与uo同相第34页,共42页，星期六，2024年，5月对输入级的要求：尽量减小零点漂移,尽量提高KCMRR,输入阻抗ri尽可能大。对中间级的要求：足够大的电压放大倍数。对输出级的要求：主要提高带负载能力，给出足够的输出电流io。即输出阻抗ro小。集成运放的结构（1）采用四级以上的多级放大器，输入级和第二级一般采用差动放大器。（2）输入级常采用复合三极管或场效应管，以减小输入电流，增加输入电阻。（3）输出级采用互补对称式射极跟随器，以进行功率放大，提高带负载的能力。第35页,共42页，星期六，2024年，5月R2T3R1R3-UEE+UCCui2uoERCT1RCT2ui1T4IC=IC1+IC2=?1IB+?2(1+?1)IB=[?1+?2(1+?1)]IB为减小IB，提高输入电阻，T1、T2采用复合三极管?=IC/IB=?1+?2(1+?1)??1?2ICIBIE?1?2?IC1IC2IB2第36页,共42页，星期六，2024年，5月-UEE+UCCERCT1RCT2T5T6RC3RE2RC4RE3T7T9T8RE4RE5T11T10RL第4级：互补对称射极跟随器差动放大器第2级第1级：差动放大器第3级：单管放大器–+集成运放内部结构（举例）极性判断第37页,共42页，星期六，2024年，5月ri大:几十k??几百k?运放的特点：KCMRR很大ro小：几十?几百?Ao很大:104?107理想运放：ri??KCMMRR??ro?0Ao??运放符号：＋－u－u+uo－＋＋u－u+uo?Ao国际符号国内符号第38页,共42页，星期六，2024年，5月§4.3集成运放的主要性能指标一、开环差模电压放大倍数Aod无外加反馈回路的差模放大倍数。一般在105?107之间。理想运放的Aod为?。二、共模抑制比KCMMR常用分贝作单位，一般100dB以上。三、差模输入电阻ridri1M?,有的可达100M?以上。四、输出电阻roro=几?-几十?。第39页,共42页，星期六，2024年，5月五、最大共模输入电压UIcmax六、最大差模输入电压UIdmax七、-3dB带宽fH运放是直流放大器，也可放大低频信号，不适用于高频信号。还有其他一些反映运放对成性、零漂等的参数。不再一一介绍。关于集成运放的应用下面分三个章节介绍。其中运放