串行通信和串行接口课件.pptVIP

*DTE電腦或終端PGTxDRxDRTSCTSDSRDTRSG圖8.12兩DTE之間直接相連DTE電腦或終端PGTxDRxDRTSCTSDSRDTRSG123456207123456207DTE電腦或終端PGTxDRxDRTSCTSCDDTRSG圖8.14兩DTE之間直接相連DTE電腦或終端PGTxDRxDRTSCTSCDDTRSG123456207123456207DSRDSR*DTE電腦或終端TxDRxDSG圖8.13兩DTE之間直接相連（無狀態線）DTE電腦或終端TxDRxDSG237237*3.電氣特性有效電平:數據線TxD和RxD上,邏輯“1”為-3V～-15V，邏輯“0”為+3V～+15V（負邏輯）。控制線RTS,CTS,DSR,DTR及CD上,信號有效電平為+3～+15V.電平轉換:RS-232C採用EIA電平,與TTL電平不同,因而在TTL與EIA電平之間需要用介面電路進行轉換,轉換後的EIA電平通過DB-25型連接器(或DB-9型連接器)與外界相連。接口RS-232C（EIA電平）TTL輸出TTL輸入MC1489MC1488DB-25(或DB-9)DB-25型連接器DB-9型連接器*8.4可編程串行介面晶片8251A8.4.18251A基本性能8.4.28251A內部結構8.4.38251A外部引腳功能8.4.48251A編程8.4.58251A應用舉例*8.4.18251A基本性能可用於同步和非同步傳送。同步傳送：5?8bit/字元，內部或外部同步，可自動插入同步字元。非同步傳送：5?8bit/字元，時鐘頻率為通信串列傳輸速率的1，16或64倍。可產生終止字元（1，1.5或2位停止位），可檢查假啟動位，自動檢測和處理終止字元。串列傳輸速率：DC?19.2Kb/s（非同步），DC?64Kb/s（同步）全雙工，雙緩衝發送和接收器。具有奇偶、溢出和幀錯誤等檢測電路。與Intel8080，8085，8086及8088CPU相容。*8.4.28251A內部結構數據匯流排緩衝器D7~D8串→並轉換接收緩衝器RXDRESETCLK讀／寫控制邏輯電路C／DRDWRCS調製/解調控制電路DSRDTRCTSRTS內部總線發送緩衝器並→串轉換TXD接收控制電路RXRDYRXCSYNDET發送控制電路TXCTXEMPTXRDY圖8.318251A的內部結構框圖*接收器：在RxC作用下，接收RxD引腳上的幀格式化數據，將其轉換成並行數據，同時進行校驗。若發現錯誤則在狀態寄存器中保存以便CPU處理；若校驗無錯則將並行數據放到數據匯流排緩衝器中，並使RxRDY=1，通知CPU讀取數據。常見錯誤類型有： 奇偶校驗錯、幀錯誤、溢出（丟失）錯誤。發送器：首先將待發送的並行數據轉換成所要求的幀格式並加上校驗位，然後在TxC作用下將數據由TxD引腳1位1位地串行發送出去。發送完1幀數據後使TxRDY=1，通知CPU發送下一個數據。*數據匯流排緩衝器：三態雙向8位緩衝器，它使8251A與系統數據匯流排相連接。讀/寫控制邏輯電路：用來配合數據匯流排緩衝器工作，即：寫信號WR：有效時將來自CPU的數據和控制字寫入8251A；讀信號RD：有效時將數據或狀態字從8251A送往數據匯流排；C/D信號：將此信號和讀/寫信號合起來通知8251A，當前讀/寫的是數據還是控制字、狀態字；時鐘信號CLK：完成8251A的內部定時；複位信號RESET：使8251A處於空閒狀態。調製解調控制電路：用來簡化8251A和數據機的連接，提供了一組通用的控制信號，使得8251A可以直接和數據機連接。*8.4.38251A外部引腳功能1.8251A和CPU之間的連接信號RESET：當該引腳上出現6倍時鐘寬的高電平信號時，8251A被複位，處於空閒狀態。CLK：為8251A內部電路提供時鐘。同步時應大於收發時鐘的30倍，非同步時應大於收發時鐘的4.5倍。片選信號數據信號D7～D0讀/寫控制信號具體操作001（CPU）數據匯流排?8251A數據010（CPU）數據匯流排?8251A數據101（CPU）數據匯流排?8251A狀態110