时序逻辑电路.ppt

12.2.3计数器计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)二进制计数器十进制计数器N进制计数器(按计数制)前一页后一页返回第62页,共79页，星期六，2024年，5月12.2.3.1二进制计数器按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制加法计数器异步计数器：计数脉冲CP不是同时加到各位触发器。前一页后一页返回第63页,共79页，星期六，2024年，5月4个下降沿触发的JK触发器组成。当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次。第64页,共79页，星期六，2024年，5月工作原理：用“观察法”作出该电路的时序波形图和状态图。每来一个CP时，FF0翻转一次；每当Q0，FF1翻转一次；每当Q1，FF2翻转一次；每当Q2，FF3翻转一次。第65页,共79页，星期六，2024年，5月由时序图可以看出，Q0、Ql、Q2、Q3的周期分别是计数脉冲(CP)周期的2倍、4倍、8倍、16倍，因而计数器也可作为分频器。第66页,共79页，星期六，2024年，5月2.同步二进制加法计数器异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。前一页后一页返回第67页,共79页，星期六，2024年，5月1分析可见：FF0：J0=K0=1，每来一个CP，翻转一次。FF1：J1=K1=Q0，当Q0=1时，来一个CP，翻转一次。FF2：J2=K2=Q0Q1，当Q0Q1=1时，来一个CP，翻转一次。FF3：J3=K3=Q0Q1Q3，当Q0Q1Q3=1时，来一个CP，翻转一次。第68页,共79页，星期六，2024年，5月第69页,共79页，星期六，2024年，5月12.2.3.2十进制计数器十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用8421编码的十进制计数器。前一页后一页返回第70页,共79页，星期六，2024年，5月清零C计数脉冲Q0QJKRDQQ1QJKRDQQ2QJKRDQQ3QJKRDQ.....十进制同步加法计数器F0F1F2F3前一页后一页返回第71页,共79页，星期六，2024年，5月第72页,共79页，星期六，2024年，5月十进制加法计数器状态表前一页后一页返回第73页,共79页，星期六，2024年，5月前一页后一页第74页,共79页，星期六，2024年，5月12.2.4中规模数字集成电路计数器前一页后一页1、4位二进制同步加法计数器74161①RD异步清零端。端口说明：③A～D预置数输入端。QA～QD计数状态输出端②LD预置数控制端。⑤RCO进位输出端。④EP、ET计数使能端。QAQBQCQDABCD第75页,共79页，星期六，2024年，5月功能第76页,共79页，星期六，2024年，5月第77页,共79页，星期六，2024年，5月2、集成计数器74161的应用用集成计数器模块串接加外围电路可构成任意进制的计数器。清零法：在计数器尚未完成计数循环之前，使清零端有效，让计数器提前回到全零状态。置数法：在计数器计到某个状态时，给它置入一个新的状态，从而绕过若干个状态。第78页,共79页，星期六，2024年，5月例：用74161构成10进制计数器。

(用清零法和置数法两种方法实现)第79页,共79页，星期六，2024年，5月2主从J－K触发器1.电路结构..从触发器主触发器RSCPF从QQQCPF主JK反馈线互补时钟控制主、从触发器不能同时翻转1.CPCP前一页后一页返回第30页,共79页，星期六，2024年，5月..1.C