时序线路的设计课件.pptVIP

解：A和B，C和D的輸出完全相等；C和D在輸入的各種取值組合下，次態相同，因此C和D等效；最大等效類為{A}，{B}，{C,D},分別用A,B,C表示；A和B在x=1時的次態不滿足四條件之一，因此A和B不等效;現態次態/輸出x=0x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1最小化狀態表為：現態次態/輸出x=0x=1ABCA/0A/0A/0B/0C/0C/1現態次態/輸出x=0x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/15.5脈衝非同步時序邏輯電路的設計

設計方法與同步時序邏輯電路相似，但如果觸發器有時鐘控制端的話應將其作為激勵來考慮，並注意脈衝非同步時序電路對輸入脈衝的兩個限制條件。典型的輸入、輸出波形如圖所示x1x2x3Z脈衝非同步時序線路的設計方法：

第一步，建立原始狀態表。

第二步，建立最簡狀態表。

第三步，對狀態進行編碼，並建立編碼狀態表。

第四步，建立最簡控制函數及輸出函數運算式。

第五步，畫邏輯圖。5.6時序線路的設計舉例

5.6.1同步二進位串行加法器的設計5.6同步時序邏輯電路設計舉例

例：設計一個“111…”序列檢測器，用來檢測串行二進位序列，要求每當連續輸入3個(或3個以上)1時，檢測器輸出為1，否則輸出為0。其典型輸入輸出序列如下：輸入x：011 10111 10輸出Z：000 10001 10 解：作狀態圖和狀態表0A0/00/00/0B1/0D1/11/1C1/0現態次態/輸出Zx=0x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1狀態化簡

用觀察法可得最大等效類為：(A),(B),(C,D)

令C＝(C,D),可得下列最簡狀態表

現態次態/輸出Zx=0x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1現態次態/輸出Zx=0x=1ABCA/0A/0A/0B/0C/0C/1狀態分配：現態次態/輸出Zx=0x=1ABCA/0A/0A/0B/0C/0C/1AB，BC，AC應相鄰AB，AC應相鄰AB應相鄰A應為邏輯0ACB0101y1y2ACB0101y1y2現態次態/輸出Zx=0x=1ABCA/0A/0A/0B/0C/0C/1現態y2y1次態y2(n+1)y1(n+1)/輸出Zx=0x=10 00 11 100/000/000/001/011/011/1確定激勵函數和輸出函數運算式： 選用J－K觸發器QQ(n+1)J K0 d1 dd 1d 00 00 11 01 1現 態y2y1次態y2(n+1y1(n+1)0 00 11 11 00 00 11 11 0輸入x激勵函數J2K2J1K10 00 00 0d d0 11 11 1d d0 d 0 d0 d d 1d 1 d 1d d d d0 d 1 d1 d d 0d 0 d 0d d d d00001111輸出Z000d001dxy20d00000101y11110d010Z現態y2y10 00 11 11 00 00 11 11 0輸入x激勵函數J2K2J1K10 d 0 d0 d d 1d 1 d 1d d d d0 d 1 d1 d d 0d 0 d 0d d d d00001111輸出Z000d001dxy20dd00001