数字电路与逻辑设计课件：集成触发器.pptx

集成触发器;4.1基本RS触发器;基本RS触发器是构成各种功能触发器的基本单元，所以称为基本触发器。它可以用两个与非门或两个或非门交叉耦合构成。图4-1(a)是用两个与非门构成的基本RS触发器，它有两个互补输出端Q和Q，一般用Q端的逻辑值来表示触发器的状态。Q=1，Q=0时，称触发器处于1状态；Q=0,Q=1时，称触发器处于0状态。RD、SD为触发器的两个输入端(或称激励端)。当输入信号RD、SD不变化(即RDSD=11)时，该触发器必定处于Q=1或Q=0的某一状态保持不变，所以它是具有两个稳定状态的双稳态触发器。;当输入信号变化时，触发器可以从一个稳定状态转换到另一个稳定状态。我们把输入信号作用前的触发器状态称为现在状态(简称现态)，用Qn和Qn(或Q、Q)表示，把在输入信号作用后触发器所进入的状态称为下一状态(简称次态)，用Qn+1和Qn+1表示。下面对图4-1-1（a）所示的基本RS触发器的工作过程分四种情况讨论：

①当RD=0，SD=1时，无论触发器原来处于什么状态，其次态一定为0，即Qn+1=0，Qn+1=1，称触发器处于置0(复位)状态。

②当RD=1，SD=0时，无论触发器原来处于什么状态，其次态一定为1，即Qn+1=1，Qn+1=0，称触发器处于置1(置位)状态。;③当RD=1，SD=1时，触发器状态不变，即Qn+1=Qn，Qn+1=Qn，称触发器处于保持(记忆)状态。

④当RD=0，SD=0时，两个与非门输出均为1(高电平)，此时破坏了触发器的互补输出关系，而且当RD、SD同时从0变化为1时，由于门的延迟时间不一致，使触发器的次态不确定，即Qn+1=?，这种情况是不允许的。因此规定输入信号RD、SD不能同时为0，它们应遵循RD+SD=1的约束条件。?;从以上分析可见，基本RS触发器具有置0、置1和保持的逻辑功能，通常SD称为置1端或置位(SET)端，RD称为置0或复位(RESET)端，因此该触发器又称为置位—复位(Set-Reset)触发器或RDSD触发器，其逻辑符号如图4-1(b)所示。因为它是以RD和SD为低电平时被清0和置1的，所以称RD、SD低电平有效，且在图4-1-1(b)中RD、SD的输入端加有小圆圈。;用或非门构成的基本RS触发器的逻辑电路图和逻辑符号分别如图4-1-2(a)和(b)所示。其工作原理可以用真值表4-1-1表示。从表???可以看出该RS触发器是高电平有效的基本RS触发器。其不允许输入是RD、SD两个输入端不能同时为1，否则，当RD、SD从同时为1到同时为0变化时，由于两个与非门延迟时间的不确定性，导致触发器的次态无法确定。故两个或非门构成的基本RS触发器的输入端应遵循RDSD=0（不能同时为1）的约束条件。本书中如无特殊说明，所说的基本RS触发器指的是图4-1-1(a)所示由两个与非门构成的。;;4.1.2基本RS触发器的功能描述;表4-1-2基本RS触发器状态转移真值表;图4-1-3基本RS触发器次态K图;2.特征方程(状态方程)

描述触发器逻辑功能的函数表达式称为特征方程或状态方程。对图4-1-3次态卡诺图化简，可以求得基本RS触发器的特征方程为;3.状态转移图(状态图)与激励表

状态转移图是用图形方式来描述触发器的状态转移规律。图4-1-4为基本RS触发器的状态转移图。图中两个圆圈分别表示触发器的两个稳定状态，箭头表示在输入信号作用下状态转移的方向，箭头旁的标注表示转移条件。

激励表(也称驱动表)是表示触发器由当前状态Qn转至确定的下一状态Qn+1时，对输入信号的要求。基本RS触发器的激励表如表4-1-3所示。;图4-1-4低电平有效的基本RS触发器状态图;表4-1-3低电平有效的基本RS触发器的激励表;4.时序图;4.1.3基本RS触发器的应用举例;（1）开关默认状态下，基本RS触发器输入SD=0，RD通过电阻R1接电源VCC使RD=1，触发器Q输出为1；

（2）当开关动端从触点2到触点1时，RD=0，SD通过电阻R2接电源VCC使SD=1，Q输出为0。此时，尽管在RD端会产生抖动，但动端是在触点1和悬空之间抖动，即触发器输入SD=1，RD=0(接触触点1)或1(由于抖动悬空)，输出Q固定为0状态(清零或保持0)，这样就消除了开关的抖动影响。

（3）同（2），当开关动端从触点1回到触点2时，由于RD=1，SD=0或1，触发器输出Q固定为1状态(置1或保持1)，从而消除抖动影响