数电模~数转换器.ppt

3、电路特点：在并行A/D转换器中，输入电压vI同时加到所有比较器的输入端。如不考虑各器件的延迟，可认为三位数字量是与vI输入时刻同时获得的。所以它的转换时间最短。（几十纳秒）缺点：电路复杂，如三位ADC需7个比较器、7个触发器、8个电阻。位数越多，电路越复杂。为了解决提高分辨率和增加元件数的矛盾，可以采取分级并行转换的方法。单片集成并行比较型A/D转换器的产品很多，如AD公司的AD9012(TTL工艺8位)、AD9002(ECL工艺，8位)、AD9020(TTL工艺，10位)等。※第16页,共35页，星期六，2024年，5月若天平有四个砝码共重15克，每个重量分别为8、4、2、1克。设待秤重量Wx=13克，可以用下表步骤来秤量：砝码重第一次第二次第三次第四次加4克加2克加1克8克砝码总重待测重量Wx，故保留砝码总重仍待测重量Wx，故保留砝码总重待测重量Wx，故撤除砝码总重＝待测重量Wx，故保留暂时结果8克12克12克13克结论9.2.3逐次比较型A/D1.工作原理:类似用天平秤重。※第17页,共35页，星期六，2024年，5月1)寄存器清零2)启动负脉冲CP1移位寄存器最高位置1，其它位置0。经数码寄存器将100…0D/A转换器输出vo=VREF/2。，9.2.51．组成框图：2．工作过程：※设?A=6.84VVREF=-10V=5V100………0100………0000………0第18页,共35页，星期六，2024年，5月3)vo与vI比较，若vI≥VREF/2电压比较器输出1若vIVREF/2电压比较器输出0存于寄存器的Dn-1位9.2.5※?A=6.84V11VREF=-10V=5V＞5V1第19页,共35页，星期六，2024年，5月4)CP2移位寄存器次高位置1，其它低位置0，经数码寄存器将*100…0D/A转换器输出vo=(3/4)VREF，vo=(1/4)VREF，9.2.5※010………0=7.5V110………0?A=6.84VVREF=-10V1第20页,共35页，星期六，2024年，5月vo与vI比较，5)再将决定寄存器次高位Dn-2，9.2.5※＜7.5V?A=6.84VVREF=-10V=7.5V010………依次类推得到输出数字量。第21页,共35页，星期六，2024年，5月图9.2.68位逐次比较型A/D转换器波形图设vI=6.84V，VREF=-10V由此可见，经8个时钟周期，得到A/D转换的结果：D7~D0该数字量对应的模拟电压为6.835937相对误差仅为0.06%9.2.6※即完成一次转换需要的时间：t=n?TCPTCP：时钟脉冲周期逐次逼近A/D转换器的特点：转换精度高，转换速度较慢。第22页,共35页，星期六，2024年，5月对输入模拟电压和参考电压分别进行两次积分，把输入电压的平均值转换成与之成正比的时间间隔，然后利用时钟脉冲和计数器测出此时间间隔，则，计数结果即为相应的数字信号。9.2.4双积分型A/D转换器属于间接型A/D(V-T型)基本原理:ppt25~31电路组成和工作原理P453~456※第23页,共35页，星期六，2024年，5月1．电路组成：Qn=0，S1接A端1，S1接B端积分器（A）过零比较器（c）时钟控制门（G）n位二进制计数器（FF0~FFn-1）定时器FFn※9.2.8受控开关第24页,共35页，星期六，2024年，5月（1）准备阶段:控制电路提供清零信号，计数器清零，S2闭合，电容C放电至0，S2再开启。（2）第一阶段：定时积分（对VI积分）：t=0时刻，Qn=0→S1接通A端，积分器从0开始负向积分，－?过零比较器输出高电平?与门开启?计数器从0开始计数；※9.2.82．工作过程：以vI为正直流电压为例第25页,共35页，星期六，2024年，5月第一次积分结束时，积分器的输出电压第一次积分时间为t=T1=2nTc经2n个时钟脉冲后，计数器FF0~FF