现代微波频率合成器技术.pptVIP

LF的传递函数因电荷泵而成为阻抗函数：结论：采用电荷泵PD，无源LF也使PLL成为4阶二型PLL。关于设计方法：软件：*ADISimPLL*NSCEasyPLL（在线设计）*PLL设计大师（赛英公司自主研发的软件）资料：*NSCAN1001（极值相位余量设计法）*DeanBanerjee:NSCPLLperformance,SimulationandDesign＃关于单片PLLFS的跳频送数方式——一般为三线（CLOCK，DATA，LE）串口送数四、输出相位噪声估算图二十二PLL频综输出相噪示意图PLLFS环路带宽内的相噪：例：采用ADF4106，其中fPD——鉴相频率N——对fPD的倍频值PN(1Hz)：鉴相器的1Hz归一化基底相噪则：相噪差的VCO对环路带宽内相噪仍存在影响；.环路带宽以外的相噪主要由VCO的相噪决定；五、主要杂散与跳频时间鉴相杂散——IN-PLL-FS的最主要杂散；分数杂散——FN-PLL-FS的最主要杂散；跳频时间τ——环路带宽wn增加，τ减小，但上述两种杂散会增加；PLLFS的跳频时间一般数十μs以上；具有快锁模式的PLL-FSIC其跳频时间可做到25μs；wn选取原则：六、采用电压输出型PD的频率合成器无阻尼振荡频率阻尼系数图二十三理想二阶PLL频率合成器应用：*PLLFSIC的典型产品——PE3236*模拟PLL：采用分立的PFD，其底噪可低至-230dBc/Hz以下；七、分数分频锁相频率合成（FN-PLL-FS）——PLLFS主流技术之三公式：M——模数；分子取值：；步长：原理：吞脉冲技术的变通应用，变模值为N/N+1图二十四特点：*步长fPD，实现了细步长，但并未降低相噪(仍用22页公式)；*分数杂散出现，可能很靠近主谱线（距主谱最近值为）图二十五某FS-PLL-FS的分数杂散实例*具有快锁功能的FN-FS，可实现τ20μs；*有各种减小分数杂散的措施与专利，主要技术：Σ-Δ调制；*单片FNPLLFS已可工作在8GHz第五章直接数字频率合成（DDS）一、DDS基本原理DDS基本思想：从相位概念出发来完成数字波形合成；图二十六DDS基本原理框图原理：信号周期相位为2π，每个时钟相位累加一次；最小相位增量完成2π相位（一周期）经过的时钟个数FCW=k时，每次累加相位增量

现代微波频率合成器技术

讲座

刘光祜LiuGuanghu第一章相位噪声一、基本概念相位噪声（相噪）——噪声（加性噪声、闪烁噪声等）引起频率源输出相位的随机起伏；——相位噪声；噪声调相；零均值随机变量；——噪声调频；噪声边带；频率的瞬时起伏——短期频率稳定(短稳)。结论：相位噪声是噪声对主谱的随机调角（调频、调相）二、相位噪声的度量1、相位噪声的功率谱密度简单分析：单一频率产生的噪声调相：——有效值（应理解为统计值）单位B——测试等效带宽的数学含义：自相关函数的傅立叶变换，成立2、在RF定义的单边带相位噪声功率谱密度L(fm)没有相噪的理想频谱实际的输出，相噪常用测量方法定义