PSoC系统中组织结构及内核原理分析课程.pptxVIP

PSoC系统结构PSoC内部可分为4部分： PSoC内核 可编程数字系统 可编程模拟系统 系统资源1PSoC系统中组织结构及内核原理分析课程第1页

PSoC总体结构图2PSoC系统中组织结构及内核原理分析课程第2页

PSoC内核包含：CPU内核、SRAM、监控ROM（SROM）、Flash存放器、中止控制器、睡眠与看门狗、一组时钟源CPU内核M8C采取哈佛（Harvard）结构全方面可配置内部CPU时钟2KB～32KBFlash128B~2KBSRAMCPU内核可对全部用户单元组成特殊功效存放器进行存取操作，这一能力使PSoC能对其全部用户模块进行全方面重构内核功效部件可由系统总线经过通用I/O口与外部引脚组成连接每个引脚含有8中不一样驱动模式，不一样驱动模式为外部连接提供了强大灵活性，引脚上高低电位改变或最近一次读操作时引脚上数据改变都会触发一次外部中止3PSoC系统中组织结构及内核原理分析课程第3页

可编程数字系统由1～4个数字行组成，1个数字行包含4个基本数字单元4个数字单元包含2个数字基本单元（DBB）和2个数字通信单元（DCB）都能够配置为含有独立功效数字用户模块，如：定时器、计数器、PWM等多个DBB能够组成一个超出8位数字用户模块DCB能够配置成主或从SPI模块或全双工UART模块每个DBB或DCB输入和输出都能够经过行输入总线、行输出总线或行广播总线与其它数字单元相连，也能够经由行输入或输出中线到全局输入或输出总线与通用I/O相连数字单元输出也可作为模拟RC单元时钟同时信号4PSoC系统中组织结构及内核原理分析课程第4页

可编程模拟系统模拟阵列按列排列，1、2或4列每一列有3个基本模拟单元每一列第一个单元被称为连续时间模拟单元（CT），第二、三个单元被称为开关电容模拟单元（SC）每一列都有一个输入时钟多路选择器，可选择系统时钟或来自数字单元时钟信号，主要用于SC单元，其大致决定了模拟输入信号带宽每一列还有一个模拟总线和一个比较总线5PSoC系统中组织结构及内核原理分析课程第5页

系统资源包含：数字时钟带32位累加器乘法器采样抽取器：用于数字信号处理I2C接口：能实现I2C主从设备功效内部参考电压：1.3V开关式升压泵（SMP）模拟多路复用器USB接口：支持5个端点，全速12Mb/S系统复位6PSoC系统中组织结构及内核原理分析课程第6页

PSoC内核系统PSoC内核是系统关键部件，其总体结构如图所表示包含：CPU内核M8C、SROM、Flash存放器、SRAM、中止控制器、通用输入输出、睡眠、看门狗、一组时钟源7PSoC系统中组织结构及内核原理分析课程第7页

M8CCPU内核CPU内核M8C采取哈佛（Harvard）结构处理器时钟频率范围93.7K~24MHz24M时钟下可达4MIPS运算能力8PSoC系统中组织结构及内核原理分析课程第8页

内部存放器M8C有5个内部存放器，用于指令运行，分别为累加器（Accumulation，A）索引存放器（Index，X）指令计数器（ProgramCounter，PC）堆栈指针（StarkPointer，SP）标志存放器（Flags，F）除了指令计数器PC是16位，其余均为8位。9PSoC系统中组织结构及内核原理分析课程第9页

地址空间M8C含有三块地址空间：ROM、RAM、存放器ROM包含SROM和片上FlashFlash被分配成64Byte若干小块存放器地址空间（512Byte）被分配成两组，即Bank0（配置空间）和Bank1（用户空间）。经过设置标志存放器（F）XIO位能够实现对两组存放器区选择10PSoC系统中组织结构及内核原理分析课程第10页

SRAMM8C是一个8位CPU，8位地址总线用于SRAM和存放器寻址，寻址范围仅为256Byte。为提升SRAM容量，PSoC对其SRAM采取了分页存放结构。这里需要用到3个页指针存放器和标志存放器PgMode字段，由它们共同决定所访问SRAM页，而由地址总线上地址决定访问该页哪个存放单元。11PSoC系统中组织结构及内核原理分析课程第11页

中止控制器中止控制器为PSoC提供了一个程序转移机制，当中止发生时，不用考虑当前正在执行程序和任务，就可改变流程，跳转到新地址去执行中止处理程序。中止处理程序结束后，程序又将接着从发生中止地方往下执行。12PSoC系统中组织结构及内核原理分析课程第12页

中止控制器结构 由上图能够看出，一个中止从产生到传递到M8C核中止请求端，需同时满足以下条件：硬件中止源产生中止，如定时器溢出或GPIO引脚产生中止；INT_CLRx＝1（该中止没有被去除），即该中止成为一个提交中止（PostedInterrupt）；INT_MSKx＝1（该中止没有被屏蔽），即提