芯片设计课件：低噪声放大器.pptx

低噪声放大器芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617第1页/共30页

低噪声放大器5.1低噪声放大器概述5.1.1低噪声放大器性能参数5.1.2低噪声放大器结构分类5.2实例分析：S波段低噪声放大器5.2.1电路搭建5.2.2阻抗匹配及噪声系数仿真5.2.3大信号噪声仿真5.2.4稳定性仿真5.2.5线性度仿真5.3本章小结第2页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617

5.1低噪声放大器概述低噪声放大器主要是在引入尽量小的噪声前提下，提供一个较高的增益，对信号起到放大作用，以降低后级电路对整体噪声的影响。在设计中需要考虑到的设计要求：具有较高的线性度进行阻抗匹配保证无条件稳定带宽、功耗等第3页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617

5.1.1低噪声放大器性能参数增益采用二端口网络理论对增益进行分析工作功率增益、可获得功率增益、传输功率增益等。噪声系数噪声系数用于表示由系统内部电子器件等产生的噪声，体现了信号经过系统后信噪比变化了多少。第4页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617功率增益的二端口网络模型天线接低噪声放大器噪声等效原理图

5.1.1低噪声放大器性能参数线性度系统受到器件的非线性特性影响将使得系统出现谐波、杂散、增益压缩等不理想因素。回波损耗天线本身存在实数负载阻抗，如果负载阻抗偏离了所需大小，或是引入虚数分量，则会带来损耗：第5页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617输入阻抗平面上的等Γ线

5.1.1低噪声放大器性能参数稳定性低噪声放大器与天线相连，而天线的源阻抗容易受到外界干扰发生变化。所以对于任意源阻抗，低噪声放大器都应该在任意频率保持稳定。通常采用“斯特恩稳定因子（Sternstabilityfactor）”表示电路的稳定性：第6页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617

5.1.2低噪声放大器结构分类?第7页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617（a）共源放大器和（b）其小信号等效电路

5.1.2低噪声放大器结构分类第8页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617（a）共栅放大器和（b）其小信号等效电路2.共栅级放大器结构共栅级放大器由于输入阻抗较低，易于匹配到50Ω。但共栅级结构与带有阻性负载的共源级一样，存在电压裕度与增益折中的问题，因此仅考虑感性负载的共栅级结构。电压增益为：

5.1.2低噪声放大器结构分类第9页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617（a）源简并电感型整体电路原理图（b）其小信号等效电路3.源简并电感型共源放大器在共源级放大器结构中，输入电阻不能通过CGD引入；如果在输入端口采用直接并联50Ω电阻进行匹配，则会引入不必要的噪声，所以采用感性负反馈共源结构。

5.1.2低噪声放大器结构分类第10页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617源简并电感型共源共栅放大器原理图4.源简并电感型共源共栅放大器共源级放大器由于栅漏电容的反馈，使感性负载在输入端引入负阻，所以可在输出支路增加一个MOS管来抑制这种影响，即源简并电感型共源共栅放大器。电压增益为：

5.2实例分析：S波段低噪声放大器本节以一个S波段的A类低噪声放大器为例，介绍如何使用ADE来进行低噪声放大器的设计与仿真，其设计指标具体为：频率：2.4GHz增益：≥15dB噪声系数：≤2dB电压：1.2V根据设计要求，本例选择使用tsmcN90rf工艺来设计低噪声放大器。第11页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617

5.2.1电路搭建在确定设计指标后，首先要进行电路的初步搭建，来仿真电路的性能，并且通过一些后续的方法来改进电路。第12页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617阻抗匹配前的电路图

5.2.2阻抗匹配及噪声系数仿真?第13页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC617

5.2.2阻抗匹配及噪声系数仿真?第14页/共30页芯片设计——CMOS模拟集成电路设计与仿真实例：基于CadenceIC