ALLEGRO 约束规则设置步骤-1 .pdfVIP

ALLEGRO约束规则设置步骤-1--第1页ALLEGRO约束规则设置步骤-1--第1页

ALLEGRO约束规则设置步骤

下面就是设置线的等长。这个需要我们到Ecset中设置。这些高速线一般都需要端接匹配（数据线由于是

双向的，两端都有匹配电阻），所以你的整个etch被分成了好几个net，这时候这些net的长度计算就

比较麻烦。一种情况就是你设置XNET,然后对Xnet计算长度，我认为这是最省事也是最好的一种办法，

还有就是你不管什么Xnet，分别将各段的长度加起来，算等长。

注：这个时候有个很矛盾的事情，就是你的时钟线如果想定义为差分线来走，即让allegro自己等间距

的一次拉差分线，你就不能将之定义为Xnet，我自己用的时候是这样的，我在将时钟线对应的xnet删除

后，时钟线就可以成对的拉，而之前尽管设置好了差分属性，系统也是不认的。不知道大家有没有这个经

验。

下面我就讲讲如何设置这些约束，并将这些约束加到对应的xnet上。

点击或setup》electricalconstraintspreadsheet，弹出

ALLEGRO约束规则设置步骤-1--第1页ALLEGRO约束规则设置步骤-1--第1页

ALLEGRO约束规则设置步骤-1--第2页ALLEGRO约束规则设置步骤-1--第2页

点击electricalconstraintset》routing》totaletchlength，右边如上图所示出现brd名字，右键

点击brd名字，弹出如下右键菜单

如上图点击createECset，则弹出

输入DDR_ADDR,点击ok，则brd名字前出现＋号，打开之，可以见到设置好的DDR_ADDR.

ALLEGRO约束规则设置步骤-1--第2页ALLEGRO约束规则设置步骤-1--第2页

ALLEGRO约束规则设置步骤-1--第3页ALLEGRO约束规则设置步骤-1--第3页

现在针对DDR_ADDR,就可以设定具体的参数了。比如，你可以将最小长度设定为1600mils，最大长度设

为2500mils。

这个参数的取得其实取决于你的时钟走线拓扑，因为按照走线要求，数据线，地址线等等都是以时钟线为

基准的，所以，你必须先把时钟线布好，至少以后不能做大的改动，除非你能保证时钟线走线长度不变。

这里我们假设你的时钟线长为1550mil＋10mils，则显然你的地址线不能短于1560mils，我们取为

1600mils。

同时我们也可以得到数据线的走线范围为1525＋25mils。

类似我们设置好时钟和数据线的约束。

至此，我们设置好了线长约束规则。下面的问题就是如何应用这些规则到net上去。

设定好了Xnet以后，我们就可以在约束管理器中给这些Xnet添加约束。

这时，打开net》routing》totaletchlength，将右边brd名前＋打开，下面则是所有的net名，拖动

鼠标选中需要设置约束的那组信号，点击右键，弹出邮件菜单，选中菜单中的ECsetReference，见下图。

弹出对话框

ALLEGRO约束规则设置步骤-1--第3页ALLEGRO约束规则设置步骤-1--第3页

ALLEGRO约束规则设置步骤-1--第4页ALLEGRO约束规则设置步骤-1--第4页

选中下拉列表中的DDR_ADDR,则对刚才选中的哪些xnet添加上了DDR_ADDR约束。

类似的可以添加DDR_DATA,DDR_CLK约束。

设置Xnet主要就是给相关的电阻加上model就可以了。

ALLEGRO约束规则设置步骤-1--第4页ALLEGRO约束规则设置步骤-