02-23.2-异步时序逻辑电路的设计方法及实例-课件.pptxVIP

第二十三讲 基于SSIC的时序逻辑电路的设计Register《数字电子技术基础》CounterShiftregisterSequence※基于SSIC的异步时序逻辑电路的设计方法及实例※

第二十三讲 基于SSIC的时序逻辑电路的设计引言《数字电子技术基础》异步时序电路设计除了需完成同步电路所应做的各项工作以外，还要为每个触发器选定合适的时钟信号。这是异步时序电路设计时所遇到的特殊问题。反应在设计步骤上，则在选定触发器类型之后，还要为每个触发器选定时钟信号。

第二十三讲 基于SSIC的时序逻辑电路的设计█ 设计举例【例1】试用JK-FF设计一个具有自启动能力的异步计数器，其电路转换图如下所示。2421B码图1【例1】时序图《数字电子技术基础》

第二十三讲 基于SSIC的时序逻辑电路的设计《数字电子技术基础》解：（一）、（二）、（三）步无需再做；（四）选定触发器类型，得出电路的三大方程。依题意应选择JK-FF,且由于M=10，所以N=4，即需用4个JK-FF完成设计。画出电路的时序图；异步电路的设计与同步设计的不同之处在于：异步设计时必须考虑怎样合理选择各个触发器的触发脉冲，而时钟方程的选取可以根据电路各触发器的时序关系来确定。所以在设计异步电路时，可以结合电路的时序图。

第二十三讲 基于SSIC的时序逻辑电路的设计图2 【例1】时序图《数字电子技术基础》

第二十三讲 基于SSIC的时序逻辑电路的设计《数字电子技术基础》3）确定各个触发器的时钟信号；选择时钟CP的原则是：在触发器需翻转时，必须保证有触发脉冲，而触发器无需翻转时，最好没有触发脉冲，即在确保触发器翻转所需要的前提下，尽可能取脉冲数量少的作为触发的脉冲信号。本例时钟信号选取如下：cp0:cp1:cp2:cp3:直接外接时钟信号；FF0的输出Q0提供；FF1的输出Q1提供；FF0的输出Q0提供。

第二十三讲 基于SSIC的时序逻辑电路的设计4）画出次态和进位输出的卡诺图（*）；图3【例5】完整的卡诺图重点分析《数字电子技术基础》

第二十三讲 基于SSIC的时序逻辑电路的设计3 21 0 1 03 23 21 03 21 0《数字电子技术基础》

第二十三讲 基于SSIC的时序逻辑电路的设计3Qn?12Qn?11Qn?1n?1Q0《数字电子技术基础》

第二十三讲 基于SSIC的时序逻辑电路的设计即可得电路的状态方程如下：??????nnnn n n n nQ?QQQ0?Qn?1?Qn? 0n?11 1 3 2 1 3 2 12n?123 31 13 1 1n?13?Q ?QnQn?1?Qn?QnQn?Qn?QQQ ?QQ ?Q ?1?QnKQn∵JK-FF的特性方程为：Qn?1?JQn∴各JK-FF的驱动方程为：?《数字电子技术基础》?0? 013 2 1 3?J ?1 K ?1?J ?1K2?1?J2?1K?QnQn1 3 2?J ?QnQn K ?1同时可得电路的输出方程如下：Q ?QnQncc 3 0

第二十三讲 基于SSIC的时序逻辑电路的设计（五）自启动检测；电路完整的状态转换图如下：图4【例5】状态转换图《数字电子技术基础》

第二十三讲 基于SSIC的时序逻辑电路的设计（六）根据（四）所得的驱动方程、输出方程和时钟信号画出逻辑电路图如下：图5 【例5】电路图至此，逻辑设计完毕。cp0《数字电子技术基础》cp1cp2cp3

第二十三讲 基于SSIC的时序逻辑电路的设计《数字电子技术基础》异步时序逻辑电路的特点工作频率范围相对较窄，即工作频率不宜过高；工作不稳定，容易产生竞争－冒险；所设计的电路一般较同步时序逻辑电路简单。