《数字电路与逻辑设计（第四版）》PPT完整全套教学课件_436-869.pptxVIP

【例4.5】用下降沿动作的JK触发器设计一个同步时序

逻辑电路，要求其状态转换图如图4-43所示。

000-001011010

100101-m-110

图4-43例4.5的状态转换图

解在本例中，给出了编码后的状态转换图，而且从图

中可以确定状态不能化简。因此，步骤(1)、(2)、(3)可以省

去。

根据图4-43所示的状态转换图，利用JK触发器的驱动

特性，得到状态转换和驱动信号真值表，如表4-20所示。

表4-20例4.5的状态转换和驱动信号真值表

Q2QQ”Q+1Q+¹Q+J₂K₂J₁K₁J。K。

0000010×0×1×

0010110×1××0

0101101××00X

0110100××0×1

100000×10X0×

101100×00××1

110111×0×01×

111101×0X1×0

由表4-20画出各个驱动信号的卡诺图，如图4-44所示。

(a)(b)(c)

(d)(e)(f)

图4-44例4.5的卡诺图

(a)J₂的卡诺图；的卡诺图；(c)J₁的卡诺图；

(b)K₂

的卡诺图；(f)K。的卡诺图

(d)K₁的卡诺图；(e)J。

由图4-44所示的卡诺图可以很容易地得到触发器的驱

动方程：

J₂=QiQ。,K₂=QiQ。

J₁=Q“Q”,K₁=QQ。

J₀=Q2Q”+Q2Q”K。=QQ”+QQi

,

根据以上求得的驱动方程，画出电路的逻辑图，如图

4-45所示。

₁

J₀JJ₂

QFQ

=1Q₂

CP₀CP₁

K₀K₁CP₂

₂

CP-QK

QQ

图4-45例4.5的逻辑图

【例4.6】用下降沿动作的JK触发器设计一个同步时序

逻辑电路，要求其状态转