第六讲系统控制.pptxVIP

第六讲系统控制;内容提要;概述;6.1LDO控制;LDO线性稳压器性能之所以能够到达这个水平，主要原因在于其中调整管是用P沟道MOSFET，而普通线性稳压器是使用PNP晶体管。

低压降（LDO）线性稳压器成本低，噪音低，静态电流小，这些是它突出优点，它需要外接元件也极少，通常只需要一两个旁路电容。

假如输入电压和输出电压很靠近，最好选取LDO稳压器，可到达很高效率。;LDO;函数SysCtlLDOSet()

函数SysCtlLDOGet()

函数SysCtlLDOConfigSet()

;函数SysCtlLDOSet()

;函数SysCtlLDOGet()

;函数SysCtlLDOConfigSet()

;6.2复位控制;6.2.1上电复位（POR）

;6.2.2外部复位（EXT）

;6.2.3软件复位（SW）

;4、看门狗复位（WDT）

;5、掉电复位（BOR）

;掉电和断电;6、LDO复位（LDO）

;6.3时钟控制;6.3.1主时钟树;6.3.2基础时钟源;1、主振荡器（MOSC）

;假如PLL正在使用，晶振值必须是3.579545MHz到16.384MHz之间一个支持频率。

假如PLL不使用，晶振能够从1MHz到16.384MHz之间任何一个支持频率。

主振荡器必须对USBPLL提供一个时钟源。;2、准确内部振荡器（PIOSC）;在POR期间和之后，微控制器使用该时钟源。

假如需要使用主振荡器，软件必须在复位后将其使能。

;3、内部30kHz振荡器

;4、外部实时振荡器;系统时钟可由上述4个参考源中任意一个来驱动。

假如输入到PLL时钟源满足其动态特征要求，则也可由内部PLL来驱动。

系统分频器（SYSDIV）用以对PLL输出时钟、外部晶振和内部振荡器提供时钟进行分频。

;运行模式时钟配置（RCC）和运行模式时钟配置2（RCC2）存放器提供了系统时钟控制。

系统时钟默认配置是使用准确内部振荡器，即主频是16MHz。

假如希望上电后微控制器运行其它时钟源，能够设置RCC存放器IOSCDIS位来关闭PIOSC。;这些存放器控制主要完成下面时钟控制功效：

晶振输入选择

睡眠和深度睡眠模式中时钟源

源自PLL或其它时钟源系统时钟

振荡器和PLL使能/禁止

时钟分频

等;6.3.4PLL及其配置

;Stellaris系列ARM内部集成有一个PLL（PhaseLockedLoop，锁相环）。

PLL输出频率固定为400MHz（Sandstorm家族为200MHz），误差±1%。

假??选取PLL，则MOSC频率必须在3.579545～16.384MHz之间才能使PLL准确地输出400MHz。;经PLL产生时钟能够经过1～64分频（Sandstorm家族只能支持到16分频）后得到系统时钟（SystemClock），分频数越大越省电。

注意：因为Cortex-M3内核最高运行频率为50MHz，所以假如要使用PLL，则最少要进行4以上分频（硬件会自动阻止错误软件配置）。启用PLL后，系统功耗将显著增大。

注意：在全部型号中，不论PLL输出是200MHz还是400MHz，只要分频数相同，则对PLL分频结果都是一样，统一按照200MHz进行计算

;

因为启用PLL时会消耗较大功率，所以在启用PLL之前，要求必须先将LDO电压设置在2.75V，不然可能造成芯片工作不稳定。

;PLL频率配置;为了把PIOSC配置为主PLL时钟源，可将运行模式时钟2存放器（RCC2）OSCRC2域编程为0x1。

在运行模式时钟配置存放器（RCC）中晶振值域（XTAL）描述了可用晶振选择和默认PLLCFG存放器编程。

只要XTAL域改变，新设置就会被转换同时内部PLL设置被更新。;USBPLL;SysCtlClockSet()

SysCtlClockGet()

设置PWM时钟预分频数（略）

设置ADC采样速度（略）

获取ADC采样速度（略）

;SysCtlClockSet() ;系统时钟分频值

;使用OSC还是PLL ;OSC时钟源选择

;外接晶体频率

;

//采取内部16MHz振荡器作为系统时钟

SysCtlClockSet(SYSCTL_SYSDIV_1|SYSCTL_USE_OSC|SYSCTL_OSC_MAIN|SYSCTL_XTAL_16MHZ);

//采取内部30KHz振荡器作为系统时钟

SysCtlClockSet(SYSCTL_USE_OSC|SYSCTL_OSC_INT30|SYSCTL_SYSDIV_1);

//外接6MHz晶体，采取PLL作为系统时钟，分频