频率计设计实验报告.docx

实用文档

频率计设计实验报告

智能0901

2009010993

周红蕊

设计任务

设计一个频率计电路，要求有4位十进制数码显示，可测量函数发生器输出的信号频率。

可测量9.999KHZ以内的频率并显示。

4位数的任意脉冲计数和显示。

将灵敏度从100mv提高到5mv。

二、技术要求

1.电源电压：+5V。

2.输入信号幅度范围：5mv～10V。

3.信号输入方式：交流输入。

4.输入信号波形要求：任意波形周期信号、任意波形脉冲信号。

三、设计器材及仪器

1.晶体振荡器。

2.电路芯片（4060、4518、4017、7414、74373、74247）。

3.数码管LA5011。

4.电阻（300、1K、2K、2M）。

5.电容33pf。

6.稳压电源。

7.信号源。

8.万用表。

9.示波器。

四、频率计工作原理

1.频率计工作原理简述

频率计是实验室常用仪器之一，其基本工作原理如图6.6.1所示。首先要有一个稳定而又准确的频率源，用它产生的频率信号经过分频电路后得到标准时间等于一秒的闸门信号，并在闸门信号的后沿由锁存清零控制器产生锁存信号使锁存器锁存数据、产生清零脉冲使计数器清零，以便下一次重新开始计数

被测频率信号在闸门开启的一秒钟内可以通过闸门电路进入BCD码计数器进行计数，当闸门信号的后沿到来时计数器停止计数，同时在锁存信号的控制下将计数结果锁存在锁存器中，被锁存的数据经译码驱动电路译码后驱动数码显示电路。

图6.6.1简易频率计原理框图

2．电路分析

1）限幅整形电路

频率计的输入信号是各种各样的，既可能有正弦波、矩形波和三角波，也可能有各种周期的、非周期的脉冲波和奇异波。无论什么波形，要计数准确，起码的条件是信号的信噪比必须足够大。输入级阻抗要足够高，而且当信号幅度很高时输入级电路不能被烧毁。因此在信号输入端应有一级高阻输入低噪声前置放大器和限幅器，并且应有一级整形电路，把各种输入信号变成比较规范的矩形波。

2）振荡电路

闸门脉冲的准确性（精度）取决于振荡器。频率计往往采用精度和稳定度极好的晶体振荡电路。利用晶体可以方便地和一个非门组成晶体振荡电路，同样也可以用内含非门电路的集成芯片4060外加石英晶体的方法构成晶体振荡器，4060是一种16引脚双列直插式CMOS集成电路，内部电路如图6.6.2所示，内含6级反向器、一级施密特反向器和14级串行2分频电路，其中Q1、Q2、Q3和Q11没有输出端，有输出端的是Q4~Q10和Q12~Q14共10个引脚。最大分频比是1/16384。11脚是时钟输入端（Clock-in），12脚是复位端（Reset）。图6.6.24060的内部电路

用4060构成的晶体振荡器和分频电路如图6.6.3所示，如果选用谐振频率为32.768MHz的晶体，经4060芯片的14级二分频之后，在第三脚只能得到2Hz频率信号，要想得到宽度为1秒的闸门信号，还需要两极二分频器，所以在4060的Q14输出端（第三脚）又串入一只双4位二进制计数器4520。4520的R端为高电平时各个输出端均复位为0，R端为底电平时，有两种可以让计数器计数的方法：一是EN端保持高电平时CLK输入端每输入一个脉冲的上升沿，计数器均可加1。二是当CLK保持底电平时EN端每输入一个脉冲的下降沿，计数器可加1。所以按图6.6.3的接线方法，从4520的Q1输出端的信号就是再经过四分频的正负半周均为1秒的方波信号。其中脉宽为1秒的正信号就是闸门信号。

U2A也可以选用BCD码计数器4518，为了保证Q1输出端分频逻辑的正确性，须将4518接成4分频电路，4518芯片的R、EN、和CLK三脚的控制逻辑与4520完全一样，所以要改成4分频电路，须按图6.6.4的方式接线。

图6.6.3振荡和分频电路

图6.6.4将4518接成4分频电路的方法

3）BCD码计数电路

4518是双4位BCD码-十进制计数器，控制逻辑与4520完全一样，真值表见表6.6.2。

表6.6.24518和4520的真值表

CLK

EN

R

输出

上升沿

1

0

+1

0

下降沿

0

+1

下降沿

×

0

不变

×

上升沿

0

不变

上升沿

0

0

不变

1

下降沿

0

不变

×

×

1

Q0~Q3为0

计数器由BCD码“0000”计数到“1001”时代表十进制从“0”计数到“9”，向高位进位发生在“9+1=10”的时候，也就是BCD码“1001”向“0000”跳变，Q3由高变低的时候，故高位计数器要用低位计数器Q3