《集成电路制造工艺与及工程应用》第四章课件.pptx

三.工艺制程整合

①亚微米工艺制程整合（双阱+LOCOS+Polycide+Al）

②深亚微米工艺制程整合（双阱+STI+Salicide+Al）

③纳米工艺制程整合（双阱+STI+Salicide+Cu）

《集成电路制造工艺与工程应

亚微米工艺制程整合前段工艺

a)衬底制备

b)双阱工艺

c)有源区工艺

d)LOCOS隔离工艺

e)阈值电压离子注入工艺

f)栅氧化层工艺

g)多晶硅栅工艺

h)轻掺杂漏（LDD）离子注入工艺

i)侧墙工艺

j)源漏离子注入工艺《集成电路制造工艺与工程应

衬底制备

1.衬底选材。选用P型晶圆材料裸片做为衬底，电阻率为

8~12ohm/cm，晶向为100。

2.清洗。利用化学和物理的方法清除衬底自然氧化硅的同时

将晶圆表面的杂质尘粒、有机物和金属离子。

3.生长初始氧化硅。利用炉管热氧化生长一层二氧化硅薄膜，

它是干氧氧化法。

4.晶圆刻号。用激光在晶圆底部凹口附近刻出晶圆的编码。

5.清洗。清除激光刻号时留在晶圆表面的尘埃和颗粒。

6.第零层光刻处理。通过微影将第零层掩膜版上的图形转移《集成电路制造工艺与工程应

到晶圆上，形成第零层的光刻胶图案。

7.第零层刻蚀处理。

8.去光刻胶。

9.去除初始氧化层。

双阱工艺

1.清洗。

2.生长隔离氧化硅。利用炉管热氧化生长一层二氧化硅薄膜，它

是干氧氧化法。

3.PW光刻处理。通过微影技术将PW掩膜版上的图形转移到晶

圆上，形成PW的光刻胶图案，非PW区域保留光刻胶。

4.量测PW套刻。收集曝光之后的PW与第零层的套刻数据，检

查PW与第零层是否对准，是否符合产品规。

5.检查显影后曝光的图形。

6.PW离子注入。

《集成电路制造工艺与工程应

7.去光刻胶。利用干法刻蚀和湿法刻蚀去除光刻胶。

双阱工艺

1.NW光刻处理。

2.量测NW套刻，收集曝光之后的NW与第零层的套刻数据。

3.检查显影后曝光的图形。

4.NW离子注入。

5.去光刻胶。通过干法刻蚀和湿法刻蚀去除光刻胶。

6.清洗。

7.NW和PW阱推进和退火。

《集成电路制造工艺与工程应

有源区工艺

1.去除隔离氧化层。

2.清洗。

3.生长前置氧化层。

淀积SiN层。

4.34

5.淀积SiON层。

6.AA光刻处理。

7.量测AA光刻的关键尺寸（CD）。收集刻蚀后的AA关键尺

寸数据，检查AA关键尺寸是否符合产品规。

《集成电路制造工艺与工程应

8.量测AA套刻，收集曝光之后的AA与第零层的套刻数据。

9.检查显影后曝光的图形。

有源区工艺

1.A